基于新型全数字锁相环的同步倍频技术

为了实时跟踪电网频率的变化,提高直流输电系统中换流器触发脉冲控制精度,提出了一种基于新型全数字锁相环的同步倍频技术。该新型数字锁相环在传统数字锁相环的基础上加入了自适应模值控制模块,大幅提高了锁相速度和精度。在此基础上,利用近似补偿方法设计出的同步倍频模块能在高精度要求下对电网频率同步任意倍频,给换流器触发控制系统提供精准的时钟基准,提高相位控制精度,削弱换流器产生的非特征谐波。利用现场可编程门阵列(FPGA)为载体,在QUARTUSⅡ软件环境下,设计出了基于全数字锁相环的同步倍频装置,并通过软件仿真和实验测试验证了该技术的正确性和优越性。     

基于全数字锁相环的电网频率跟踪技术

介绍了一种基于全数字锁相环(All Digtal Phase Locked Loop,简称ADPLL)电路实现电网频率跟踪的技术。分析比较了电网频率跟踪技术中软、硬件同步的优缺点,并将FPGA技术运用到电网同步跟踪技术中,解决了软、硬同步方法的不足。阐述了该技术的实现原理和各个模块的设计。ADPLL电路采用VHDL语言和现场可编程门阵列(Filed Programmable Gata Array,简称FPGA)设计实现,并采用QUARTUSⅡ软件进行仿真研究。仿真和实验结果表明,该方法能够很好地跟踪电网频率,实时性好,精度高。     

新型全数字锁相环在无功补偿系统中的应用

在无功补偿控制系统中,采用了新型全数字锁相环技术,其在传统全数字锁相环的基础上加入了自适应模值控制模块;该系统在采样中采用该新技术进行倍频锁相,对采样电压设计了同步6倍频,提供6相触发脉冲,同时设计了同步128倍频,以保证ad在每周期采样128点;给出了该装置的硬件实现方法,同时给出了软件设计的程序流程;仿真与试验结果表明新型全数字锁相环技术可以大大提高锁相速度和精度,进一步提高无功补偿系统的功率因数。     

用于SVC数控系统的数字锁相环的设计与实现

为减少在静止无功补偿(SVC)装置中晶闸管的触发误差,设计了一种基于FPGA(现场可编程门阵列)的全数字锁相环(ADPLL),并进行硬件电路测试.同时分析了全数字锁相环的各模块工作原理并进行了参数设计和电路仿真.最后在实验平台上进行了测试.结果显示,该环路可稳定跟踪电网信号,可为SVC数字控制系统提供快速、稳定、高精度...     

基于新型全数字锁相环的SVG系统

新型全数字锁相环(AADPLL)技术在SVG系统中的运用,能实时跟踪电网频率的变化,对采样电压进行同步6倍频,实现6相同步触发脉冲,对采样电压进行同步240倍频,保证ad在每周期采样240个点,从而减少了采样误差和触发误差,使SVG实验运行系统的功率因数比未使用这项新技术之前的SVG实验系统的功率因数提高了1.5%。从而证明其有效性。