排序方式: 共有44条查询结果,搜索用时 0 毫秒
1.
为了解决高压恒流源芯片内部低压模块供电问题,通过集成降压预调整电路、前置基准源和线性稳压器3个模块,设计了一种宽电压输入范围的降压稳压电路.采用0.6μm BCD工艺模型进行仿真验证.结果显示,降压预调整电路低压跟随时压差在50mV内.输入在6~40V范围内变化时,偏置和基准的变化分别为1.13mV和0.3mV幅度.线性稳压器直流下PSRR可达-85dB,在1MHz工作频率下,输入电压为6V和40V时,模拟电源变化幅度分别不超过24mV和46mV,数字电源变化幅度分别不超过0.3V和0.8V.该降压稳压电路已成功应用于高压LED恒流源中. 相似文献
2.
研究了E类RF放大器的电路结构、工作原理,并提出了一个工作频率为1.8GHz,输出功率为26dBm,漏极效率达到66.5%的低谐波失真BiCMOS功率放大器,为了达到设计目标,文章采用了一些特殊的方法,包括采用两级放大结构,差分和交叉耦合反馈结构.最后用0.35μm SiGe BiCMOS工艺实现了E类射频功率放大器的设计. 相似文献
3.
4.
5.
6.
7.
8.
9.
高速CMOS预放大-锁存比较器设计 总被引:1,自引:2,他引:1
基于预放大-锁存理论,提出了一种带1级预放大器的高速CMOS锁存比较器电路拓扑结构;阐述了其传输延迟时间、回馈噪声和输入失调电压的改进方法。采用典型的0.35μm/3.3V硅CMOS工艺模型,通过Cadence进行模拟验证,得到其传输延迟时间380ps,失调电压6.8mV,回馈噪声对输入信号产生的毛刺峰峰值500μV,功耗612μw。该电路的失调电压和回馈噪声与带两级(或两级以上)CMOS预放大锁存比较器的指标相近,且明显优于锁存比较器。其功耗和传输延迟时间介于两种比较器之间.该电路可用于高速A/D转换器模块与IP核设计。 相似文献
10.