基于知识图谱与BERT的安全领域汉字文本纠错模型

针对安全领域所涉及的文本中存在大量人为混淆的文字的问题,提出一种基于汉字知识图谱的BERT(Bidirectional Encoder Representation from Transformers)预训练模型,表征汉字的读音、字形、语义三个维度的特征,构建纠错算法。首先,构建汉字知识图谱刻画汉字的读音、字形拆解、繁简转换、汉字与数字转换等属性和关系,并基于汉字知识图谱中的读音属性和node2vec模型训练得到汉字读音向量;其次,基于知识图谱中字形关系构建node2vec模型,得到node2vec字形向量,并结合卷积神经网络（CNN）方法训练字形向量,两者之和作为最终的字形向量;最后,基于BERT预训练模型,融合读音、字形、语义三维度的向量,并在不同维度间使用自注意力机制加权求和,发现错误字位置并选择正确的候选字。为验证所提模型的有效性,在安全领域诈骗短信数据集上,将所提模型与FASpell、SpellGCN、Soft-Masked BERT进行了对比。实验结果表明,所提模型的正确率和召回率比FASpell分别提升了24.7、21.6个百分点,比SpellGCN分别提升了22.2、1...     

混凝土泵送压力的分析及泵机选型

本文论述了混凝土在泵送时泵送阻力的产生及其影畸因素。根据实际工况的分析，合理而经济地选择相匹配的机型。     

一种DSO专用的LCD驱动器设计

为适应数字存储示波器DSO(Digital Storage Oscilloscope)对动态波形显示的需要，讨论了一种不使用专门的液晶显示器LCD(Liquid Crystal Display)驱动芯片而直接采用数字信号处理器DSP(Digital Signal Processor)产生LCD的帧扫描、行扫描以及数据信号，从而实现对LCD驱动的方法。该驱动器能显著提高DSO波形的显示速度并在某些型号的数字示波器中得到成功应用。     

一种数字存储示波器高频时钟电路的设计

本文给出了一种以可编程器件LMX2531为核心、以ARM器件作为整个电路控制中心的宽带示波器数据采集系统的高频时钟电路设计。本文介绍了美国国家半导体公司的LMX2531器件的性能,较为详细地阐述了LMX2531器件的可编程特点以及各个控制寄存器的控制位意义,同时也指出了对LMX2531器件编程的要点。该高频时钟发生电路同时利用SAMSUNG公司的ARM器件S3C44B0X为控制中心,在ADS开发环境下对LMX2531器件进行编程控制。本文还给出了该电路的部分硬件电路和编程软件,最后还给出了时钟波形图。该时钟发生电路具有可编程,发生时钟频率高、功耗小、精度高、调试方便以及可靠性高等优点,对于现代高速数字存储示波器的设计具有重要的意义和广泛的应用价值。     

一种数字存储示波器显示电路的设计与应用

为了满足高性能数字存储示波器波形显示的稳定性,介绍了以双口RAM IDT-70T3539M和EP1C4F324C8为主要器件搭建的数字存储示波器显示控制电路方案,详细讨论了 FPGA 内部各功能模块和液晶显示相关驱动程序的编写。与原显示方案相比,此方案更能满足示波器波形显示的各项性能指标要求。该显示方案实现了波形更新率为每秒2 000波形,支持分辨率为640×480和18 bit色的TFTLCD,并可实现多种显示方式。     

DS0峰值检测电路的设计与实现

峰值检测是数字存储示波器(DSO)波形显示的一种重要方式.其目的是指示出输入信号的噪声大小,由一段取样区间内检测到的信号最大值和最小值表示.传统方法是在数据读回后,用软件对数据进行搜索,然后显示峰值检测波形.这种方式会影响示波器对信号的捕获率.针对这一问题,本文设计了一个硬件电路,使峰值检测的运算与数据采集工作并行进行,从而减少了时间开销,提高了信号捕获率.     

基于EPP的DSO接口电路设计

讨论了某型号数字存储示波器(Digital Store Oscilloscope，简称DSO)的一路接口电路的设计方法。该电路使得DSO可以直接与具有EPP(Enhanced Parallel Port)接口的计算机相联，在DSO程序的控制下，很方便地在PC机上实现DSO的功能。     

逻辑锁定和时序约束在高速数据采集中的应用

基于Altera现场可编程门阵列的逻辑锁定设计方法可提高复杂系统设计时的效率,在设计整合时,能更好地继承各个模块的实现结果;约束编辑器提供了指导Quartus II软件对设计进行时序收敛的一种手段。介绍了如何利用这两种设计方法对数字存储示波器中高速数据存储电路性能进行优化,并完成了4个相位不同,频率为250 MHz的数据通道的1 GHz数据流的存储。     

一种2Gsps数字示波器数据采集系统的设计

数据采集系统是数字存储示波器的核心部分。在研究剖析数字存储示波器工作原理的基础上,围绕其数字系统的设计与实现,采用ADC＋高频时钟电路＋FPGA＋DSP的结构模式,实现最高实时采样率2Gsps、分辨力8bit、存储深度8MB／CH的示波器数据采集系统,为国内高速数据采集系统设计提供了一种解决方案。     

一种宽带信号发生器的设计与实现

以高性能直接数字频率合成DDS芯片AD9858作为核心器件设计信号发生器。采用时钟芯片LMX2531实现了1 GHz参考时钟电路的设计,利用滤波器组的设计方案,有效地抑制了输出信号的高次谐波分量,应用高性能运算放大器增强了信号发生器的输出驱动能力,并实现了信号幅度的可程控性。整个系统使用ARM7芯片LPC2132作为控制电路,并详细阐述了时钟电路、滤波器组以及控制电路的设计。