首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   4篇
  免费   0篇
电工技术   2篇
矿业工程   1篇
自动化技术   1篇
  2022年   2篇
  2018年   1篇
  2017年   1篇
排序方式: 共有4条查询结果,搜索用时 0 毫秒
1
1.
城市轨道交通郊区营运线路较长、运行负荷较小导致功率因数过低而无法实现线路经济运行,采取无功补偿设备技改提升系统功率因数时,但因供电局不允许外来信号接入其采集装置导致无法实现恒功率因数补偿。本文通过建立数学模型、负荷计算和深入分析外电源两侧运营数据,先后提出了恒定无功补偿、分时段无功补偿、系统恒无功补偿并按相应补偿策略投...  相似文献   
2.
城市轨道交通郊区营运线路较长、运行负荷较小导致功率因数过低而无法实现线路经济运行,采取无功补偿设备技改提升系统功率因数时,但因供电局不允许外来信号接入其采集装置导致无法实现恒功率因数补偿。本文通过建立数学模型、负荷计算和深入分析外电源两侧运营数据,先后提出了恒定无功补偿、分时段无功补偿、系统恒无功补偿并按相应补偿策略投运,功率因数由0.4逐步提升至0.99及以上,通过电费清单显示,系统恒无功运行方式补偿效果最优,实现了功率因数高于基准功率因数0.85的力调电费奖励,无功补偿技改投运前后同期电费数据相比,单条线路每年可节约力调电费约800万元。本文针对轨道交通供电系统动态补偿方式进行了分析,并基于特征根分析和时域仿真两种方法验证了SVG对供电系统的影响。通过仿真和实际运行效果验证了SVG在改善供电系统阻尼特性及动态无功补偿方面的有效性,本研究具有实际运用价值和工程指导意义。  相似文献   
3.
针对芯片生产过程中可能引入短路和断路等制造缺陷的问题,实现了基于扫描链测试的双核SoC芯片可测性设计电路。根据双核SoC中DSP硬核、CPU软核特点采用不同的扫描链设计方案:利用DSP硬核中已有扫描链结构,将DSP测试端口复用到芯片顶层端口,在CPU软核和其它硬件逻辑中插入新的扫描链电路。扫描链测试支持固定型故障测试和时延相关故障测试。针对时延故障测试,设计了片上时钟控制电路,利用PLL输出高速时钟脉冲进行实速测试。采用自动测试向量生成工具产生测试向量,结果表明,芯片固定型故障的测试覆盖率可以达到97.6%,时延故障测试覆盖率可以达到84.9%,满足芯片测试覆盖率要求。  相似文献   
4.
对截割头的主要设计参数进行了阐述,从截割头煤岩破落机理、煤岩破落数值模拟以及截割头结构参数方面概括了近60 a来国内外截割头设计的研究现状,通过对比现在的研究方法总结出未来的研究趋势:理论研究与实验进一步结合、有限元-离散元双向耦合动力学仿真、智能算法与虚拟仿真不断的紧密结合,这些方法的出现将使更加全面地研究掘进机截割头破落煤岩的性质成为可能,也为高性能掘进机截割头的设计提供重要依据,对现行研究具有借鉴意义。  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号