Turbo EPON ONU硬件系统的设计

提出一种基于ALTERA公司的Ahera Cyclone Ⅲ芯片的Turbo以太无源光网络单元(EPON ONU)硬件系统设计方案.先分析了Turbo EPON ONU的核心媒体访问控制器(MAC)的逻辑设计,再选用性价比高的器件设计硬件方案,实现了Turbo E-PON ONU的Turbo EPON接入功能.该硬件系统具有较低成本和一定的可实现性.     

高速数据采集系统设计

为满足雷达信号采集的要求,设计一个12bit100MS／s的基于PCI总线的数据采集系统。该系统能够实现6GB数据的实时采集与存储。可编程逻辑器件控制数据的采集、存储与传输。PCI数据传输采用PCI主模式,传输速率达到60MB／s,采集信号的信噪比达到55dB（30MHz模拟信号）。     

Turbo EPON ONU中的CRC32并行研究与实现

在Turbo EPON的ONU端,其下行数据流传输高达2．5Gb／s。本文介绍了Turbo EPON ONU MAC控制器的逻辑框图和CRC32的校验原理,采用CRC32的硬件并行方案来实现ONU中高速数据传输的校验,然后用Modelsim进行了仿真。仿真结果证明了该设计方案的可实现性,实现数据的无差错高速传输。该设计方案的逻辑工作速率可以达到2G,与常用的串行CRC32校验相比,在增加面积很有限的基础上,提高了校验速度。同时,也为下一步Turbo EPON ONU MAC控制芯片的设计研究作了一定的准备。