用于频率综合的电荷泵锁相环电路设计

在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。     

23～47GHz 宽带BiCMOS 低噪声放大器设计

针对不同国家标准对5G 高频段的不同频率需求,设计了一款超宽带低噪声放大器,频率覆盖23～47GHz。采用T 型电感并联峰化技术,实现对传统电感并联峰化机构的带宽扩展,在相同功耗下,带宽可大幅提升。该放大器采用0.13 μm BiCMOS 工艺设计实现,芯片面积0.42 mm×0.85 mm。测试结果表明,该低噪放在频率23～47GHz 范围内,增益大于22 dB,S11 和S22 均小于- 7dB,噪声系数2.6～3.8 dB,输入1 dB 压缩点大于-15 dBm,在1.2 V电源电压下,芯片整体功耗仅12 mW。