OFDM分组检测算法的研究及其VLSI实现

基于OFDM系统中短训练符号的相关性,对已有分组检测算法加以改进,提出了一种适用于正交频分复用(orthogonal frequency division multiplexing,OFDM)系统的分组检测算法.仿真结果表明,该算法在各种信噪比下均具有良好的检测能力.此外,对此算法进行了VLSI的优化实现,计算部分的实现方式采用流水线设计的思想,通过优化结构和分时复用内部电路单元,降低了所需电路的面积,提高了系统工作频率.在0.18μmCMOS工艺下,电路可稳定工作在155MHz频率,电路总面积为1034486μm2.     

CP不足情况下OFDM系统信道估计与均衡

正交频分复用(OFDM)系统中的循环前缀具有一定的抗码间干扰(ISI)和子载波间干扰(ICI)的能力,但是当多径衰落信道的最大信道脉冲响应(CIR)长度超过了循环前缀(CP)长度时,OFDM系统的性能将会严重下降。传统的信道估计和均衡方案面对循环前缀长度不够的情况无法避免性能的严重衰落。由此提出了一种可以估计出大于CP长度CIR的信道估计方法,并且给出了一种基于逼零(ZF)准则的低复杂度均衡器,以抵消ISI和ICI的影响。仿真结果表明所提方案与传统方案相比在复杂度上和性能上有明显的优势。     

Design and implementation of FFT/IFFT in IEEE 802.16d OFDM system

The IEEE 802.16 standard specifies the air interface of wireless metropolitan area network (WMAN), and aims to provide wireless broadband access for integrated voice and video services. This paper presents the efficient design and implementation of fast Frouier transform (FFT) and inverse fast Frouier transform (IFFT) for the application in IEEE 802.16d orthogonal frequency division multiplexing (OFDM) system. In this design, a novel pipeline structure for the branch of butterfly unit (BU) is proposed, which can improve the processing symbol rate by adding the number of branch flexibly. The symmetrical ping-pang structure of random access memory (RAM) is performed to increase the system throughput. Simulation results reveal that only with 1 branch of BU, the proposed FFT/IFFT design can almost achieve the maximum bandwidth requirement of IEEE 802.16d OFDM system. And this design has been verified by FPGA and successfully implemented in the prototype of WiMAX transceiver.     

宽带无线接入OFDM接收机的VLSI实现

基于IEEE 802.16d协议物理层标准中的OFDM模式,设计了一个接收机ASIC.整个接收机设计通过算法和结构优化,采用模块复用和流水线技术,使得接收机结构更加紧凑,运算效率更高,节省了芯片面积.另外,在实现过程中,还采用了低功耗设计技术,以满足终端对低功耗的要求.详细描述了该ASIC接收机的VLSI实现和具体优化过程,对关键算法的性能和实现复杂度进行了权衡分析.该ASIC接收机经过综合后面积为3.481 mm2,在64 QAM调制方式下,可支持最大数据速率达30 Mb/s,适合户外多径情况下的固定接入无线分组通信.     

一种高速自适应Reed-Solomon译码结构及其VLSI优化实现

该文给出了一种自适应Reed-Solomon(RS) 译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。另外本译码器结构可以保证输出数据块间隔信息的完整性,满足无线通信和以太网中特殊业务的要求。本文还基于该结构对RS(255,239)译码器予以实现,该译码器经过Synopsys综合工具综合并用TSMC 0.18 CMOS工艺实现,测试结果验证了该译码器的自适应功能和译码正确性,其端口处理速率可达1.6Gb/s。     

802．16e系统变长可配置FFT的设计与实现

针对IEEE 802.16e OFDMA系统中变长子载波数目的特点,提出了一种高速变长可配置FFT/IFFT的整体结构,并创新性的提出了一种基于流水线的蝶型单元分支结构.该设计可以满足IEEE 802.16e OFDMA系统中所有FFT/IFFT变长点数的系统要求,并可方便的将其拓展到多种变长FFT/IFFT的具体应用场合.通过该结构设计出的FFT/IFFT模块已成功通过了Stratix II EP2S180 FPGA的实际验证并顺利应用于IEEE 802.16d OFDM系统的接收机原型中.