排序方式: 共有16条查询结果,搜索用时 0 毫秒
1.
GPS/Galileo双模捕获引擎的VLSI实现 总被引:1,自引:0,他引:1
随着卫星导航进入多星座时代,兼容GPS和Galileo的双模接收机成为目前卫星导航接收机设计的热点。捕获是卫星导航接收机基带信号处理的关键部分之一。本文通过对两种信号捕获算法的分析,提出了一种可以兼容GPS和Galileo信号的捕获引擎的VLSI结构。该结构兼顾了GPS和Galileo的信号特点,可以对GPS信号进行时域并行搜索和对Galileo信号进行时域部分并行搜索。最后给出了该结构各个组成单元的设计方法,在Altera公司的EP2S180FPGA器件上验证通过,并在0.18μm的CMOS工艺下综合,电路规模是3514231平方微米。 相似文献
2.
采用聂孟-皮尔逊准则,以发现概率为性能指标,对基于FFT非相干累加的GPS信号捕获算法的性能进行了详细的理论推导,给出了该种方法的理论性能上界, 提出了一种用于快速捕获的高效自适应算法,并通过系统仿真对理论结果进行了验证.对实际情况中概率分布的合理近似使理论分析过程得以简化,并使判决门限可根据噪声方差及累加次数进行自适应调整的算法可以直接应用于实时GPS接收机的设计. 相似文献
3.
提出了一种基于中频回放的跟踪通道设计方案.该方案采用两块单口RAM,对中频数据流进行乒乓操作,同时采用可测试性设计(Design For Test,DFT)中扫描逻辑技术,将跟踪通道的寄存器信息扫描存储至本地SRAM,以实现对卫星信号的连续跟踪,达到跟踪通道时分复用的效果.该方案以增加少量SRAM和提高跟踪通道工作时钟频率为代价,大大减少了跟踪通道逻辑资源.该方案在基于ARM+FPGA的硬件平台上验证通过,并在65nm的CMOS工艺下综合,电路规模约合23万逻辑门,相对于传统并行跟踪通道,电路规模减少约44%. 相似文献
4.
匹配滤波器组与FFT结合的伪码快速捕获方案研究 总被引:4,自引:2,他引:2
文中提出了部分匹配滤波器组与FFT相结合的伪码快速捕获的一种实现方案.该方案采用部分匹配滤波器组完成时域内完全并行搜索,同时采用128点FFT以实现频域的部分或完全并行搜索,以增加移位寄存器长度的较小代价去除大规模用以相干累加的SRAM,并且有效降低了FfT的工作时钟频率,便于硬件实现.该方案在一块FPGA上验证通过,并在0.18μm的CMOS的工艺下综合,电路规模是约合150.2万个晶体管,最高工作时钟频率是103MHz.该捕获方案最终等效于13.1万个串行相关器,极大提高了伪码的捕获速度. 相似文献
5.
6.
8.
9.
10.
IRNSS(Indian Regional Navigation Satellite System)是印度独立开发的区域卫星导航系统, 由 3 颗 GEO(Geostationary Orbit)卫星和 4 颗 IGSO(Inclined Geo-synchronous Orbit)构成,目前已经发射 3 颗卫星,整个系统预计于 2015 年建成。IRNSS 建成之后将对南纬 30°至北纬 50°、东经 30°至东经 130°的区域提供准确的定位服务,集成 IRNSS 的多模卫星导航接收机将对上述区域的用户带来更好的服务。本文描述了 IRNSS 卫星星座、信号特点、调制方式,分析了 IRNSS 的 SPS 信号与其他卫星导航系统信号的差别,给出了在多模导航接收机芯片上集成 IRNSS 的方式。 相似文献