排序方式: 共有7条查询结果,搜索用时 0 毫秒
1
1.
为了实现军航管制系统中雷达数据的可靠传输,根据HDLC协议的帧结构和循环冗余校验(CRC)原理,提出了一种新型的基于并行机制的HDLC协议控制器,讨论采用FPGA新技术实现 HDLC协议帧的构成、解析模块及其内部的CRC码生成、检验模块的方法.在FPGA内部采用硬件描述语言(HDL)并行设计多通道的高级数据链路控制(HDLC)协议控制器,该协议控制器有效利用FPGA的片内硬件资源,实现了并行解析和生成多通道的HDLC协议报文,提高了数据通信系统中的多通道扩展性、实时性和稳定性. 相似文献
2.
为了提高基于PCI互连多处理器之间大量数据的有效传输,提出了一种针对PCI设备数据传输的驱动程序设计方法.首先描述了嵌入式处理平台由通用处理器PowerPC与数字信号处理器(DSP)组成,DSP处理器需要将处理的图像及视频等数据发送给PowerPC处理器,PowerPC负责事务性管理及远程网络传输,然后讨论了Linux操作系统下PCI数据传输驱动程序设计的关键技术,如DMA传输技术、零拷贝技术等.通过在PowerPC和DSP双处理器平台上进行编程测试,实验结果表明,采用该关键技术设计的PCI驱动程序明显提高了PowerPC与DSP之间的数据传输能力. 相似文献
3.
当景物中明暗亮度反差较大,而CCD传感器曝光时间较长时,图像中较亮部分将发生光晕现象.夜间行车,汽车的强光灯照明会造成典型的光晕现象,俗称"漏光".光晕问题是CCD图像采集系统中的一大难题,众多厂家、学者均在寻求最佳解决方案.分析了数字摄像机光晕现象产生的原因,通过改变像素驱动时序,消除强光区域的上部光晕带,改善采集图像的质量. 相似文献
4.
5.
6.
针对商用CPU的专用许可证授权费用高和卷积神经网络性能提升等问题,提出了一种基于多视图并行且具有可配置性的卷积神经网络加速器设计,同时结合RISC-V构建该加速器的片上系统。首先,扩展一组适用高速协加速器的控制访问接口和数据访问接口。其次,卷积神经网络各运算单元以多视图并行与结构复用实现。视图并行的不同组合将影响卷积单元硬件电路结构,因此多视图并行可通过复用基本运算结构来完成。池化单元由行池化和列池化子单元构成,且共享行池化的运算结构。对于全连接单元,采用调整全连接运算参数的方法来适应卷积单元的硬件结构,从而完成模型间的复用。然后,针对不同运算单元的硬件结构设计不同寄存器组,并结合开源RISC-V处理实现多种网络模型。最后,将卷积神经网络各运算单元分别部署在不同平台,计算运算时间、吞吐量和速度等。实验结果表明,提出方法的卷积加速比是CPU的189倍, VGG16的卷积运算吞吐量可达178GOP/s。因此,利用多视图并行能够达到加速效果,且以配置寄存器方式可实现不同网络模型。 相似文献
7.
在视频监控、远程视频播放等系统中,通常需要将视频图形数据通过网络传输到远程处理机上。作为数字信号处理专用处理器,DSP虽然在视频压缩等方面有很大的优势,但对诸如任务管理,网络通信等功能的实现较困难。运行于通用嵌入式处理器的Linux操作系统,开源,可以根据需要修改内核,支持各种网络协议,并且其任务调度机制性能卓越。 相似文献
1