SOC参数自动配置设计方法与功耗优化

在片上系统（SOC）的参数化设计方法中，参数的大量增加加大了SOC集成和参数优化选择的复杂程度。新方法对原有的硬件描述语言进行了扩展，并建立了参数自动配置环境，该环境由一组Perl和Shell脚本组成，能够自动根据参数设置生成正确的硬件描述。通过分析SOC参数的基本属性，利用邻域搜索算法针对功耗进行自动参数优化，得到性能和功耗的最优解。该方法可以加快IP设计和SOC集成进程，减轻设计强度和减少设计错误，大大缩短了优化周期。该方法已成功应用于一款RISC处理器和基于它的SOC开发。     

基于云芯一号的文件动态负载均衡处理机制

为了提高服务器等硬件设备的计算能力和数据安全性,一些针对性的硬件加速设备如FPGA等被用来对数据进行预先处理,可随着数据量的不断提高和数据复杂度的不断升级,传统FPGA上的顺序处理流程显然会造成一些不可预估的设备损耗和宕机概率的提升。本文针对分布式数据存储架构,首先提出自己的硬件加速芯片——云芯一号,然后结合分布式数据存储系统HDFS,设计了一种基于云芯一号的文件动态负载均衡处理机制,并成功部署在HDFS中。通过实验得出,云芯一号的文件压缩和解压速度都远远胜于传统的软件方法,同时负载均衡机制的加入也大大提升了芯片的利用率和降低了芯片的宕机概率,在HDFS中也更针对性的完成了各类数据和文件的预先处理,为数据的分布式处理提供了更好的基础。     

高速网络环境下数据的压缩存储

针对高速网络环境下数据的压缩存储问题,提出一种实用的解决方案,该方案采用软硬件相结合的压缩存储方法,在不影响网络速度的前提下,可以对数据进行实时的压缩存储.方案在硬件上使用汉帆公司（HIFN）的DR系列高性能无损数据压缩卡,该卡由多个9 630压缩芯片组成,采用拥有汉帆自主专利的增强型LZS技术,能够在满足压缩比的前提下提供快速的数据加解压功能.当硬件出现故障时,该方案将采用设备驱动程序中内嵌的eLZS软件模块对数据进行无缝的加解压处理,以保障系统的正常运行.为了使DR压缩卡在Windows环境下有效工作,开发DR压缩卡的Windows驱动程序.该方案在Linux及Windows环境下得到实现,在测试过程中表现出较好的性能.     

利用基地址相关的低功耗数据cache设计

为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗，提出了充分利用读写指令相对于基 地址的关联性，减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息：一个与 通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行；一个组选择信息表用来记录最近的cache访问的 组选择信息，减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计，已被应用于200 MHz的精简指令 集（RISC）处理器中.该处理器采用TSMC0.18μm工艺，对一些基准程序进行了测试，结果显示该方法可以节省大约30％ 的数据cache功耗，还具有硬件代价小的优点     

基于多代理的混合式入侵检测系统模型

在当前的网络环境下进行实时的入侵检测往往面临以下问题:一是网络的规模庞大,需要处理大量的信息,进而要求入侵检测系统有较大的吞吐量;二是网络的环境复杂,数据类型多样,相应的要求入侵检测系统有较大的准确度.针对这些问题,提出了一个入侵检测系统的模型,该模型基于多代理的分布式结构,能够适应网络规模和带宽的变化,具有很好的可扩展性;混合应用了异常和误用入侵检测技术,具有低的误警率和漏警率;采用了多属性的特征提取方法,能够精确的把握入侵行为的特征,从而有效的识别入侵行为;采用径向基函数来构造分类器,使得分类器具有较强的推广能力,能够对未知的入侵行为进行准确的判定,进一步增强了入侵检测的准确性.实验表明该系统吞吐量大,准确性高,适合于当前高速复杂的网络环境,具有很好的实用性.     

CPU中可伸缩低开销的硬件调试器设计

介绍了一种基于JTAG的片上调试的低开销、可伸缩、支持“非侵入性”调试的硬件实现方法。该实现方法是通过在片上调试模块中引入一组映像寄存器，用于跟踪和设置CPU的状态。使用该方法避免了在CPU的关键路径上插入扫描链而限制了CPU性能提高的缺点。此外，本文还阐述了精确硬件断点的实现方法，调试模块实时监视数据地址总线和指令地址总线，当地址与预设值吻合时使CPU进入调试模式，该实现方法支持在程序全速运行时在断点处进入调试模式。本文所提出的方法已经在CK520嵌入式CPU中得到应用和证明。     

高性能嵌入式CPU特殊指令单元的设计与实现

为了增强嵌入式CPU处理复杂运算的能力,加入特殊指令--乘积累加指令MAC和置换指令PERM.MAC用于提高CPU执行数字信号处理运算的效率,PERM用于增强加密、解密的运算性能.在集成电路设计过程中,运用了硬件资源共享、完全流水线、时钟控制等技术,使得整个运算单元在不增加过多芯片面积的条件下达到高性能、低功耗的设计指标.采用这种设计,在进行信息安全、多媒体处理时可以大大提高CPU的运算效率.     

两种离子在Paul阱中形成的库仑簇

在Paul阱中为激光冷却的离子体系能形成有序结构,称为库仑簇。库仑簇的研究对于非线性库仑多体动力学,簇的结构和形成以及光谱等方面都有重要意义。目前,只对同种离子在Paul阱里形成的库仑簇进行了实验及理论研究,对三个异荷离子形成的库仑簇进行了理论研究。这里我们首次对两种同种电荷离子以及多于三个的异电荷离子在Paul阱     

一种基于包的逻辑内置自测试电路设计方法

针对网络芯片基于包的传输和串行通讯的特点，本文提出了一种新的逻辑自测试电路设计方法。在我们自行开发的PCI Express到PCI／PCIX桥中，以较小的硬件代价，实现了数字电路部分的自测试设计，通过这种电路，可以低成本快速实现芯片的全速初测试，从而确定芯片功能是否基本正确。     

标志预访问和组选择历史相结合的低功耗指令cache

指令cache是处理器的主要耗能部件之一.研究发现,在指令顺序执行的情况下,访问同一cache行只需要访问一次标志存储器,因此标志存储器存在大量空闲周期.本方法利用标志存储器的空闲周期来预先访问地址连续的下一个cache行的标志,从而预先获得cache行命中和组选择信息,这样当真正取下一行的指令时,根据获得的该cache行的标志信息就无需访问没有被选中的数据存储器.预先访问标志存储器的另一个优点是可以加入组预测算法来减少对标志存储器的访问.为了减少短距离跳转时对cache的访问,环形历史缓冲区(CHB)保存了部分组选择结果来获得跳转目标地址的cache行信息.该方法没有性能损失,而且具有硬件实现简单,硬件代价小等优点.该方法已被应用于250MHz的RISC处理器中.