排序方式: 共有3条查询结果,搜索用时 0 毫秒
1
1.
以目前国内外应用广泛的LATTICE公司的HDPLD和ABEL-HDL硬件设计描述语言为例,从器件结构、语法特点和描述方法三个方面讨论了在EDA中优化器件逻辑资源的方法。其中大部分方法也适用于其它类型HDPLD的设计。 相似文献
2.
在卫星通信中,高、中速卷积码的应用极为广泛,译码器的硬件实现一直受速度的制约,随着微电子技术的发展,可编程器件的广泛使用,对于中高速(2,1,7)卷积编码的Viterbi(维特比)译码器,完全由硬件实现已成为可能。在并行算法设计中,ACS运算器的硬件规模占了整个译码器硬件的一半以上,如果在FPGA(可编程门阵列)中使用多路复用技术来实现(2,1,7)Viterbi译码,可以减少约2/3的器件规模。 相似文献
3.
以目前国内外应用广泛的LATTICE公司的HDPLD和ABEL-HDL硬件设计描述语言为例,从器件结构,语法特点和描述方法三个方面讨论了在EDA中优化器件逻辑资源的方法。其中大部分方法也适用于其它类型HDPLD的设计。 相似文献
1