在形式验证和ATPG中的布尔可满足性问题

介绍布尔可满足性(SAT)求解程序在测试向量自动生成、符号模型检查、组合等价性检查和RTL电路设计验证等电子设计自动化领域中的应用．着重阐述如何在算法中有机地结合电路拓扑结构及其与特定应用相关的信息，以便提高问题求解效率．最后给出下一步可能的研究方向。     

数字电路的层次化测试生成新趋势

与传统的门级测试生成方法相比.数字电路的层次化测试生成方法采用层次化模块的方式,利用不同抽象级的电路信息,包括结构信息和功能信息,有利于加速测试生成,提高故障覆盖率.分析和综述了几类主要的层次化测试生成算法:预先生成低层模块测试法、模块在约束下直接生成全局测试法、高层模块动态展开法、高层软件测试与低层门级结构测试结合法等,并讨论今后有待解决的主要问题.     

数字电路的层次化测试生成新趋势

与传统的门级测试生成方法相比，数字电路的层次化测试生成方法采用层次化模块的方式，利用不同抽象级的电路信息，包括结构信息和功能信息，有利于加速测试生成，提高故障覆盖率，分析和综述了几类主要的层次化测试生成算法：预先生成低层模块测试法、模块在约束下直接生成全局测试法、高层模块动态展开法、高层软件测试与低层门级结构测试结合法等，并讨论今后有待解决的主要问题。     

基于布尔可满足性的组合电路ATPG算法

布尔可满足性被深入研究并广泛应用于电子设计自动化等领域。该文提出了一种基于布尔可满足性的组合电路ATPG改进算法。在采用当前最新布尔可满足性求解程序加速策略的基础上,比如冲突驱动训练、冲突导向回跳和重启动技术等,引入电路结构信息来实现基于结构的分支决策。通过新增的电路结构信息层,布尔可满足性求解程序只需稍加修改,就能利用和及时更新此信息。最后给出的实验结果表明了算法的可行性和有效性。