排序方式: 共有9条查询结果,搜索用时 15 毫秒
1
1.
2.
3.
面向IP核测试复用的测试环设计 总被引:4,自引:1,他引:4
提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分析了两种典型测试环P1500测试环以及飞利浦TestShell测试环的基础上,提出了一种三态测试环结构.该结构允许共用同一条测试总线的不同IP核直接连接到测试总线上. 相似文献
4.
5.
嵌入式存储器内建自测试的原理及实现 总被引:12,自引:0,他引:12
随着集成电路设计规模的不断增大 ,在芯片中特别是在系统芯片 SOC( system on a chip)中嵌入大量存储器的设计方法正变得越来越重要。文中详细分析了嵌入式存储器内建自测试的实现原理 ,并给出了存储器内建自测试的一种典型实现。 相似文献
6.
7.
超深亚微米芯片互连线电感提取技术及应用 总被引:2,自引:2,他引:0
超深亚微米(VDSM)工艺下,集成电路的高频、高集成度趋势使互连线间电磁耦合作用不容忽略。首先回顾了典型电感提取方法及实际应用中电感阵稀疏化、模型降阶等问题;基于互连线分布RLC模型,对一类电源树的同步切换噪声问题作了分析;并分析了RL梯状电路、有效电容法等实用电感效应处理措施。一些仿真实例表明,未来高频集成电路中电感效应可严重影响部分关键互连线网性能,将成为信号完整性的重要制约因素。 相似文献
8.
9.
1