基于MIPS内核的SoC软硬件协同仿真

针对基于MIPS系列处理器内核的高清电视解码SoC，构建了一个软硬件协同仿真环境。连接MIPS处理器内核的VMC模型和SoC的RTL模型，利用VMC模型支持MIPS指令集的特性运行测试汇编程序，实现了SoC软硬件的同步调试，有效地提高了系统验证的效率。     

HDTV信源解码SoC中解复用的设计与实现

结合高清晰度电视（HDTV）SoC平台项目，重点研究了HDTV SoC平台中一个重要功能模块MPEG-2传送流（TS）解复用的设计与实现过程。实验证明本模块TS流处理速度可以达到120Mbps，完全满足HDTV解码需要。     

进化计算与人工神经网络的结合

进化计算和人工神经网络作为两个工具在众多的研究领域得到了广泛应用。进化计算和人工神经网络本身也得到了很大的发展。类似于生物神经网络,人工神经网络（ Ａ Ｎ Ｎ） 由一些简单的处理单元组成,这些单元通过权值的连接而相互作用。 Ａ Ｎ Ｎ 因其鲁棒性、并行性及学习能力受到特别的重视。进化计算体现了生物进化中的四个要素,即：繁殖、变异、竞争和自然选择。目前泛指各种基于生物进化原理的仿真计算方法的总称。文中首先介绍了进化计算的有关概念,包括遗传算法、进化策略等,其次就其与人工神经网络技术相结合的方法作了进一步分析探讨。主要集中于进化的网络结构设计、进化的网络训练及其它结合方法等方面的有关问题。     

HDTV中的SDTV兼容视频显示系统电路设计与实现

提出一种基于Ｐｈｉｌｉｐｓ公司高性能数字视频编码器ＳＡＡ７１８５的数字视频ＰＡＬ／ＮＴＳＣ编码显示电路。它可接受四路信号,并行显示四路ＳＤＴＶ级数字电视。设计中采用ＴＭＳ３２０Ｃ２５作为主控,用ＡＬＴＥＲＡ的ＰＬＤ器件ＥＰＭ７０６４作控制逻辑。整个电路含有和ＰＣ机的接口,以利于调试和测试监控。     

基于ARMCortex—A8平台的Out-of—place FFT算法优化

随着信号处理与多媒体技术的深入发展应用,运算功耗日益成为一个重要的因素。这样,对于算法性能也提出了更高的要求,而FFT算法则是音视频编解码以及信号处理中的一个重要组成部分。主要研究基于ARM Cortex-A8平台上的非原址(Out-of-place)FFT算法的性能优化。利用ARM Cortex-A8的NEON多媒体处理运算引擎提供的并行运算机制,采用非原址运算方法,减少比特翻转的重排序内存访问和搬移操作,同时运用相同蝶形单元有共同旋转因子,共同运算操作的特性,进行并行计算,大幅度减少运算循环数量,改善运算效率,大大提高了FFT算法的性能指标,减少片上功耗。     

交通信息位置编码研究

主要介绍了对于交通数据业务中所使用的交通信息位置编码研究,该项研究提供用机器语言的方式将道路上复杂的设施及层出不穷的各类交通事件翻译后下发至数字广播终端,从而实现交通信息的实时播发的可能。     

一种改进的奇偶阵列结构运动估计器设计

提出了一种改进的奇偶阵列计算结构的运动估计器架构,该运动估计器利用了二维数据复用并能够实现全搜索法。设计了运动估计器的状态机控制逻辑,在其控制下,运动估计器的处理单元达到了100%的利用率。本运动估计器实现了高速、并行的运算,从而可以应用在高清视频的实时后处理等场合。     

基于DCT变换的噪声估计算法

噪声极大地影响了图像视频处理算法的有效性。提出了一种基于DCT变换的自适应噪声估计算法,其采用DCT系数作为块均匀度的度量,较好地适应了高低噪声的情况。此外,算法复杂度不大,能适用于各种实时图像视频处理系统。     

基于并行FIFO存储结构的HDTV编码器高速数据收发电路

介绍了一种基于并行ＦＩＦＯ存储结构、应用于ＨＤＴＶ编码器测试信源和码流数据分析的收发电路。它以ＰＣ机ＡＴ总线插卡形式插于ＰＣ机上，通过ＰＣ机控制，完成高速数据的发送和接收。本文对其设计思想、功能、结构、特点以及局限性作了详细介绍。特别是为提高速度、存储规模、降低成本等而采取的一些设计手段作了进一步分析。最后给出实验结果。     

图象数据采集系统及其ASIC设计

本文主要介绍图象数据采集卡，特别是其中的ASIC（专用集成电路）设计。专用集成电路是一片4200门的FPGA芯片，通过对内部电路的设计用以完成512×512×8位的二维数据采集。这种电路与系统的设计简化了印制板，实时性和可靠性都得以提高。方案还具有可扩充性和可移植性。