基于改进的分布式结构的二维DCT硬件实现

设计了一个适合JPEG图像压缩系统的二维离散余弦变换模块，采用行列分离的方法，首先设计了一维余弦离散变换单元，该单元采用作者提出的改进的有符号分布式算法结构实现，在硬件实现上可以明显提高吞吐率，然后复用该单元完成二维离散余弦变换的FPGA设计，在所选器件EPF10KIOOEQC208-1综合后显示，一维余弦离散变换单元的最高频率可达到104．17MHz．满足JPEG图像压缩系统的高吞吐率要求.     

正弦和余弦函数的一种混合式CORDIC算法实现

在传统的CORDIC算法的基础上提出一种改进算法,然后给出实现正弦、余弦函数的运算的混合算法,该算法在不影响数据精度要求的情况下,不仅可以减少迭代次数和所需的ROM存储空间,还有利于结构的流水线设计,减少系统的时钟周期,提高速度,最后在Ahera公司的Cyclone系列芯片EP1C3T100C6上予以实现,仿真结果证明：此算法比传统算法具有高运算速度与低资源的优势,最高工作频率可达到184.77MHz,比传统算法提高了11.84％,在结构上较传统的CORDIC算法节省近17.35％硬件资源。