一种13bit 40MS/s采样保持电路设计

设计了一个用于13bit40MS/s流水线ADC中的采样保持电路。该电路采用电容翻转结构,主运算放大器采用增益提高型折叠式共源共栅结构,以满足高速和高精度的要求。为减小与输入信号相关的非线性失真以获得良好的线性度,采用栅压自举开关。采用电源电压为3.3V的TSMC0.18μm工艺对电路进行设计和仿真,仿真结果表明,在40MHz的采样频率下,采用保持电路的SNDR达到84.8dB,SFDR达到92dB。     

无共模反馈电路的低功耗可变增益放大器

设计了一种低功耗高动态范围数字控制的可变增益放大器.提出了一种新的稳定输出共模电平的方法,在负载电阻切换的同时改变流过电阻中的电流来保持电阻上的电压降不变,从而稳定输出共模电平.该方法无需额外的共模反馈电路,降低了功耗.同时采用级间电容耦合结构解决了直流失调问题,不需要直流失调校准电路.采用 TSMC 0.18μm CMOS工艺进行了电路设计和仿真.仿真结果表明,该可变增益放大器消耗的平均电流为504.7μA,-3dB带宽大于1.16MHz, 动态范围达到了81dB,变化步长为3dB,增益误差小于±0.65dB.     

基于源耦合逻辑的正交二分频器设计

设计了一种基于源级耦合结构的正交二分频电路,由两个完全相同的源级耦合D触发器级联构成,交替工作于触发和锁存模式。对传统的源级耦合结构做了适当改进,采用动态负载,通过对PMOS管的开：是控制很好地解决了电路工作速度和输出摆幅间的矛盾;且时钟开关PMOS和NMOS采用不同直流偏置,便于低电源电压下直流工作点的选取。采用TSMC 0．18μmRFCMOS工艺进行仿真验证。实验结果表明,分频器在1．92GHz愉入时钟频率下能正常实现正交二分频,有较宽的锁定范围,且在3V电源电压下功耗仅为1．15mW。     

一种低相位噪声CMOS晶体振荡器的设计

运用小信号等效模型和负阻分析法,对晶体振荡器的起振条件进行分析,并用Matlab进行了仿真验证。采用TSMC 0.18μm CMOS工艺,设计了一种基于Pierce三点式振荡器结构的14MHz晶体振荡电路。提出了一种新的幅度控制电路,提高了振荡器相位噪声性能,并降低了功耗。仿真结果表明,振荡器的相位噪声达到-129.5dBc/Hz@1kHz和-143.658dBc/Hz@10kHz,具有优良的低相位噪声特性。     

一种dB线性数字控制可变增益放大器的设计

设计了一种dB线性增益的数字控制可变增益放大器。以二极管做负载的全差分输入共源极放大器为原型,通过同时同比例地改变输入输出晶体管尺寸比和偏置电流比来控制增益变化,使输入输出晶体管的电流密度保持一恒定值,提高了电路在低增益时的线性度。电路采用NEC 0.35μm CMOS标准工艺库进行设计。仿真结果表明,dB线性增益范围为-11.85dB到11.64dB,增益误差小于0.5dB。增益为-11.85dB时,其1-dB压缩点达到8.35dBm,-3dB增益带宽大于62MHz,并且随设定的增益值在62MHz和240MHz之间变化。     

一种低功耗Sigma-Delta调制器的设计

采用改进的单环二阶2bit调制器架构和低功耗AB类放大器电路,实现了一种应用于无线收发机系统中的低功耗Sigma-Delta调制器。利用Matlab/Simulink进行了建模仿真,优化调制器系数,并采用TSMC0.18μmCMOS工艺进行了电路设计。电路仿真结果表明,在采样频率为1.2288MHz、过采样率为64时,调制器的信号噪声谐波失真比达到77.0dB,功耗为1.18mW,具有低功耗特点。