AES多引擎并行处理技术研究

为了提高AES的加密效率,在分析影响AES多引擎并行处理的相关因素的基础上,提出了AES多引擎并行处理架构,并分析了基于ECB工作模式下的数据分配调度机制.通过对AES密码算法的逻辑综合和多密码处理引擎的参数定量分析表明,在100MHz的核心频率下,对128比特长度的密钥,4个AES密码处理引擎并行处理的数据吞吐率可以达到4.98Gb/s.     

对称密码中复合域乘法运算可重构设计研究

复合域乘法运算是对称密码算法中的基本运算和重要模块,因操作复杂且计算时间长,其实现性能在很大程度上制约着对称密码算法的运算速度。文章研究了对称密码算法中的复合域乘法运算特点及实现原理,设计了以GF（28）为基域,扩展到GF（（28 ）h（k=1,2,3,4）域上的复合域乘法可重构架构,通过配置能够灵活高效地实现GF（2 8）、GF（（2H）2）、GF（2 8）3、CF（（28）4）域上的有限域乘法操作。同时结合处理器的指令设计方法,设计了通用的复合域乘法操作及配置指令,能够极大的提高对称密码算法中复合域乘法运算的处理效率。最后文章对复合域乘法可重构架构进行了模拟与验证,在0．18μmCMOS工艺标准单元库下进行逻辑综合以及布局布线,并对综合结果进行了性能评估。结果表明,文章提出的复合域乘法可重构架构及相应的专用指令,在灵活性的前提下提供了较高的执行效率,具有较高的实用价值。     

面向跨模态通信的信息恢复技术

针对多模态数据在传输过程中丢失、受到无线信道噪声污染而严重影响跨模态通信质量的问题,提出了一种面向跨模态通信的信息恢复技术,通过充分利用接收端已有数据,采用同模态一对一检索、跨模态一对一检索、跨模态一对多检索等方式,在接收端进行信息恢复.所提方法在公共数据集以及实际跨模态通信平台上进行验证,实验表明,该方法可以实现精准的信息恢复,有效提升了跨模态通信质量.     

面向序列密码的抽取与插入单元可重构设计研究

研究了抽取与插入单元的基本原理,提出了一种可重构的抽取与插入硬件电路,并对核心模块控制信息生成电路进行了深入研究.可重构硬件电路通过配置能够灵活高效地实现32 bit、64bit、128 bit、256 bit等位宽抽取与插入操作.该设计在Altera公司的FPGA上进行了功能验证,并在Synopsys公司的Desig...     

膜极距电解运行的相关要求

新疆华泰重化工有限责任公司电解车间对窄极距电解槽进行了膜极距结构改造。针对膜极距改造后,阴极涂层对反向电流敏感、阴极极网对Fe3+敏感、阴极侧对反向压差敏感等对膜极距电解相关设备的特殊要求,采取了相应措施。