排序方式: 共有50条查询结果,搜索用时 15 毫秒
1.
火灾环境下钢结构热力耦合分析普遍采用ISO834标准升温曲线(或火灾升温经验公式)描述结构的升温过程,然而这种方法并不能准确描述真实火灾环境下结构的升温过程。为了分析钢结构在真实火灾温度场下的热响应行为,该文以整体结构作为研究对象,提出了基于FDS和ABAQUS的火-热-结构耦合分析方法。该方法通过创建FDS-ABAQUS耦合接口,将FDS模拟得到的火灾动态温度场数据传输到有限元软件ABAQUS中,使用ABAQUS对整体结构进行热力耦合计算,得到整体结构在特定火灾场景下的力学响应特性。案例分析表明,该文创建的耦合方法可将FDS模拟得到的温度场数据传输到ABAQUS模型,分析结果显示传输温度场数据最大误差为2.18%;模拟整体结构热响应行为时考虑不均匀热膨胀引起的内力,模拟结果更接近真实火灾场景下的力学响应。 相似文献
2.
随着电子技术的进步,传统超市越来越凸显出存在收银人员太多,不能快速补充货源、对食物的保质期跟踪存在出入,不能快速根据顾客呈现合适的货物和促销营销等弊端,而现代智慧超市采用模块化综合体系,作为超市主体部件智能电子秤进行公平称重,可视化界面顾客一目了然,同时将数据上传云端控制台,整个超市都采用数字化设计、智能化控制、科学化... 相似文献
3.
Using the multiple-parameter Monte Carlo method, the effectiveness of the dual threshold voltage technique (DTV) in low power domino logic design is analyzed. Simulation results indicate that under significant temperature and process fluctuations, DTV is still highly effective in reducing the total leakage and active power consumption for domino gates with speed loss. Also, regarding power and delay characteristics, different structure domino gates with DTV have different robustness against temperature and process fluctuation. 相似文献
4.
5.
A novel technique using a keeper with a simultaneous low supply voltage and low body voltage is proposed to improve the overall performance of high fan-in OR gates without modifying the physical dimensions of the keeper.Simulation results of a 16-input domino OR gate using 45 nm CMOS technology show that the proposed technique could trade off between a high power/speed efficient operation and the robustness to noise effectively.Also,a Monte Carlo analysis indicates that the proposed domino OR gate is more robust to parameter variation compared to a conventional domino OR gate. 相似文献
6.
低功耗、高性能多米诺电路电荷自补偿技术 总被引:1,自引:0,他引:1
提出了一种电荷自补偿技术来降低多米诺电路的功耗,并提高了电路的性能.采用电荷自补偿技术设计了具有不同下拉网络(PDN)和上拉网络(PUN)的多米诺电路,并分别基于65,45和32nm BSIM4 SPICE模型进行了HSPICE仿真.仿真结果表明,电荷自补偿技术在降低电路功耗的同时,提高了电路的性能.与常规多米诺电路技术相比,采用电路自补偿技术的电路的功耗延迟积(PDP)的改进率可达42.37%.此外,以45nm Zipper CMOS全加器为例重点介绍了功耗分布法,从而优化了自补偿路径,达到了功耗最小化的目的.最后,系统分析了补偿通路中晶体管宽长比,电路输入矢量等多方面因素对补偿通路的影响. 相似文献
7.
考虑到温度和工艺参数浮动的影响,对休眠双阈值footed多米诺电路的漏电流特性进行了系统的量化研究和比较,得到了不同温度下的最佳休眠状态.基于65和45nm BSIM4模型的HSPICE仿真表明:与业已提出的CHIL(时钟为高,输入均为低电平)状态和CHIH(时钟和输入均为高电平)状态相比,本文提出的CLIL(时钟和输入均为低电平)状态更有利于减小低温下电路的漏电流和高温下的多扇入电路的漏电流.而且,分析了工艺参数的浮动对双阈值footed多米诺电路的漏电流特性的影响,并给出了温度和工艺参数浮动下,双阈值footed多米诺电路漏电流最小的休眠状态. 相似文献
8.
9.
提出了一种基于射频识别系统的改进的自适应时隙Aloha(IDFSA, improved dynamic framed slotted Aloha algorithm)算法.在RFID系统的设计阶段完成了对应答器的分组,并对分频后的实时时隙数进行了优化.介绍了此算法在实际超高频射频识别系统中的应用.取代了传统的估算和实时分组方法,提高了系统效率,使碰撞率下降了2.67倍,从而有效地提高了信道的利用率,解决了时隙数随应答器数增加而指数增长的问题.通过实际系统433/868/915的实现,验证IDFSA算法的简单有效性. 相似文献
10.