负载型固体碱催化合成亚苄基丙酮

研究了用固体碱 KOH/Al_2O_3催化合成苯叉丙酮,确定了合成的最佳工艺条件:n(苯甲醛)∶n(丙酮)=1∶4.催化剂用量2g,催化剂最佳负载量12mmol/g,反应温度40～45℃,反应时间为3h,产率达88%以上。     

An FFT Performance Model for Optimizing General-Purpose Processor Architecture

General-purpose processor (GPP) is an important platform for fast Fourier transform (FFT),due to its flexibility,reliability and practicality.FFT is a representative application intensive in both computation and memory access,optimizing the FFT performance of a GPP also benefits the performances of many other applications.To facilitate the analysis of FFT,this paper proposes a theoretical model of the FFT processing.The model gives out a tight lower bound of the runtime of FFT on a GPP,and guides the architecture optimization for GPP as well.Based on the model,two theorems on optimization of architecture parameters are deduced,which refer to the lower bounds of register number and memory bandwidth.Experimental results on different processor architectures (including Intel Core i7 and Godson-3B) validate the performance model.The above investigations were adopted in the development of Godson-3B,which is an industrial GPP.The optimization techniques deduced from our performance model improve the FFT performance by about 40%,while incurring only 0.8% additional area cost.Consequently,Godson-3B solves the 1024-point single-precision complex FFT in 0.368 μs with about 40 Watt power consumption,and has the highest performance-per-watt in complex FFT among processors as far as we know.This work could benefit optimization of other GPPs as well.     

高性能通用处理器中的漏电功耗优化

针对高性能通用处理器的结构特性及设计特点,指出了由于在高性能通用处理器中存在发射宽度较大、数据通路规整的基本特点,其大多数电路中的堆叠效应依然明显存在．由此结合一款高性能通用处理器——龙芯2号的具体设计,对该处理器主要数据通路模块进行了输入向量控制,并提出以“直接观察法”、“有效分解法”、“操作数隔离复用法”、“模拟退火算法”等多种技术思想为基础的电路最小漏电功耗分析及优化的实用性方法．实验结果表明,以上方案能够使得处理器的主要数据通路的漏电功耗减少近27％,同时模拟退火算法与以往的随机算法以及遗传算法相比在寻找电路最小漏电功耗的全局搜索能力上具有优势．     

一种基于龙芯CPU的结构级功耗评估新方法

如何有效地利用处理器消耗的能量而得到尽可能高的性能成为了目前体系结构研究的热点,在研究中,结构级的功耗评估工具无疑具有重要的作用.在现有的结构级功耗模拟器中,往往只考虑了动态电路以及全定制实现方法下的功耗刻画,而忽略了以静态电路和标准单元设计为主的ASIC设计方法对处理器功耗带来的影响.由此,结合一款高性能、低功耗通用处理器--龙芯2号的具体实现,对其设计特点和功耗特性进行分析,实现了以龙芯2号处理器为基本研究对象的结构级功耗评估方法.该评估方法充分考虑了CMOS静态电路的结构级功耗刻画方法,因此更加适合目前以ASIC设计方法为主的高性能处理器结构的功耗评估.该结构级功耗评估方法与RTL级的功耗评估方法相比,具有速度快和灵活性好的优点.在2.4GHz的Intel Xeon上,该功耗评估方法的速度约为300K/s,是RTL级的评估方法的5000倍,而且误差很小.     

自主创新的“枪杆子”——漫谈创新能力和建设（下）

创新能力建设的几点建议 第一、坚定自主创新的信心和勇气。在过去的五年中，经常有人问，做龙芯最困难的是什么？在刚开始的时候，每次碰到这个问题都觉得不好回答，因为我们从零开始，五年来连跑带爬地做到目前这个地步，就像唐僧取经一样，每一步都困难，其中的酸甜苦辣不堪回首。但是，当经历了一些龙芯的应用推广工作后，觉得做龙芯最大的困难就是很多人自主创新的信心不足，与此相比，所有的技术困准更好克服。     

芳基丙酮类α-溴代反应新工艺的研究

采用较温和的方法合成溴化剂。该溴化剂用于芳基丙酮类α-溴代，具有反应条件温和，产率高，选择性好，溴代后可以回收重复利用，这样不仅可减轻对环境的污染，而且能大量降低生产成本，提高经济效益，在工业上具有重大的应用价值。     

龙芯的持久战

自从我们在2001年初正式开始龙芯处理器的设计以来,龙芯已经走过了八年的历史。在这八年中,我们从无到有地掌握了高性能处理器的核     

一个用于高速信号传输的对PVT变化不敏感的低功耗锁相环

介绍了一个用于高速信号传输的低功耗锁相环. 提出了一种新的开环校准方法. 该校准通过上电时候进行的开环数字校准很大程度上减轻了工艺变化对电路的影响,相比以前的闭环校准方法,该方法可以显著缩短校准时间. 在这个锁相环中采用了双环路的结构来获得对工艺、温度和环境变化不敏感的环路参数：例如衰减因子、相位裕度等. 还设计了一种新的鉴频鉴相器,它内嵌了电平转换的功能,简化了电路. 该PLL的设计通过小心的供电网络划分来降低电源噪声的耦合. 设计的锁相环路在输出为1.6GHz的时候均方根抖动为3.1ps,而仅消耗约为1mA的电流.     

纳米级工艺对微处理器设计的挑战

随着集成电路制造技术进入纳米级,国际上高性能通用CPU的发展正面临技术转型期。性能功耗比继性能价格比之后正在成为计算机的主要设计指标,主频至上的计算机处理器设计技术正在终结,互连网的普及正在改变计算机的应用模式,EDA工具不断完善和成熟以及集成电路代工厂正在蓬勃兴起。上述技术转型为我国在未来几年发挥后发优势,另辟蹊径,通过跨越创新实现突破提供了机遇。我们应该紧紧抓住上述机遇,加大研发和产业化力度,实现跨越发展。     

基于新型Cache一致性协议的共享虚拟存储系统

介绍了一个基于新型Ｃａｃｈｅ一致性协议的共享虚拟存储系统ＪＩＡＪＩＡ,与目前国际上具有代表性的共享虚拟存储系统相比,ＪＩＡＪＩＡ采用了基于ＵＮＭＡ的结构,能够把多个机器的物理地址空间组织成一个更大的共享虚拟地址空间,此外,ＪＩＡＪＩＡ实现了一种基于锁的新型一致性协议,通过附带在锁上的ｗｒｉｔｅ－ｎｏｔｉｃｅ来维护一致性,从而避免了传统的目录协议中由目录引起的存储开销和系统复杂度,利用一些被广泛使用