转炉负能炼钢攻关对策

通过介绍转炉炼钢工艺流程及工序能耗分析，为提高转炉煤气回收量及降低电耗采取了一系列攻关措施，实现了转炉负能炼钢，取得了一定经济效益。     

基于成功递送率的编码感知机会路由机制

为充分利用无线信道的广播特性,提升网络性能,提出了一种基于成功递送率的编码感知机会路由机制。该机制采用成功递送率替代跳数、期望传输次数等传统路由判据进行路由选择。同时采用转发节点集,允许转发节点集中的所有节点进行编码并按不同的优先级转发数据包,从而避免了传统编码感知的路由方法为获得编码增益"汇聚"数据流所引起的流间干扰、中间节点过载等问题,获得了更高的编码增益。仿真结果表明,该机制能够以增加少量重复数据包为代价获得更多的编码机会,从而有效地提升网络性能。     

原料药生产中冷热媒系统的设计优化

针对原料药生产中的乙二醇冷热媒系统,介绍了单一流系统集中供冷热媒的特点,比较了一次通过式和循环式两种换热流程,分别对流程控制和设备选型要点进行了比较.结果表明,循环式加热流程的投资较小,且更加适用于间歇操作的原料药生产装置.     

建立竞争和流动的用人制度——访国务院发展研究中心企业研究所副所长 袁东明

国企普遍面临着"人难出、干部难下"的问题,一定程度影响了国企的运行效率。岗位聘任制是破解这一问题的重要举措。《国家电网》:您如何看待国企开展岗位聘任工作?袁东明:岗位聘任制是国家深化人事制度改革的重要内容,也是国企转换经营机制的重要举措。在过去计划经济体制下,国企实行"统包统分"的用工制度。这种用工方式虽然解决了"人人有饭吃"的问题。     

氧气助燃技术在钢包烘烤器中的应用

以低热值煤气为燃料,富氧(氧浓度>50%)为助燃剂,应用分级卷吸燃烧技术设计的氧气燃烧器,在马钢第一钢轧总厂精炼分厂的钢包烘烤工艺上进行了实践改造。氧气助燃技术的高温、高热效率、低排放的特点,解决了现有钢包烘烤过程中钢包内壁温度低、升温周期长、能耗高、污染排放大等问题。改造后烘烤终点温度提升了36%,燃耗平均节约了48%,升温速率提升79.72%,承接钢水后,每炉钢水温降较改造前减少9.6℃,经济效益显著。同时全集成式系统设计,集成在线红外测温装置,兼顾了安全保护(熄火保护、低压保护、超温保护等)、操作便捷,大大提升生产操作环境。     

应用分块三次多项式的导引头测角精度标定

为减小和消除零件机械加工、装调及传感器误差等对某激光捷联导引头测角精度的影响,提出应用分块三次多项式的导引头测角误差标定方法。根据各项系统误差特点,同时考虑实验过程中随机误差对标定的影响,采用分块三次多项式分别建立探测器输出俯仰角、偏航角到实际指向矢量俯仰角、偏航角的映射关系,实现了测角误差标定。研究结果表明：标定后俯仰角和偏航角误差均值分别由原来的0.136 0°、0.336 4°降至0.004 7°、0.001 5°,标准差也分别由原来的0.382 0°、 0.375 2°降至0.026 9°、0.022 7°;该标定方法在导引头工作视场内具有较高的精度和良好的一致性,且避免了构造复杂的数学模型进行参数识别,简便易行,可推广至类似系统的误差标定工作中。     

复合材料无人机机翼布局的二级优化方法

为减轻复合材料无人机机翼的结构质量,利用MSC.PATRAN和MSC.NASTRAN建立大展弦比机翼结构布局优化设计的二级优化方法:第一级以机翼的刚度为目标,采用响应面法对翼梁位置进行优化;第二级以机翼结构质量为目标函数,采用遗传算法对机翼各元件的铺层参数进行优化。通过对某型大展弦比无人机机翼进行结构布局优化设计,结果表明提出的大展弦比无人机机翼二级优化方法能够在满足强度、刚度性能设计要求的前提下,减轻约25%的结构质量,减重效果明显。     

飞行器折叠翼机构展开性能的优化及实验

为了优化飞行器折叠翼机构的展开性能,对飞行器的折叠翼机构进行分析,并提出了优化其展开性能的方法。建立了折叠翼机构展开的理论模型和动力学仿真模型,对折叠翼机构展开过程进行了动力学分析,并进行了实例计算。分析了影响折叠翼机构展开性能的因素,用正交试验的方法对折叠翼机构进行了优化设计,得到了最优折叠翼机构方案,并对最优方案进行了仿真分析。最后,按照最优方案折叠翼机构进行了改进,实验测试了折叠翼机构的展开性能。实验测得折叠翼机构展开时间为0.128s,测点位置应力分别为82 MPa和92 MPa;动力学仿真得到折叠翼机构展开时间为0.122s,相应测点位置应力分别为85MPa和96MPa,两项测试误差在5%以内。得到的结果表明折叠翼机构满足机翼展开稳定、快速,应力和冲击力小的要求,为飞行器性能的调高奠定了基础。     

嵌入式SATA2.0接口控制器中的非对称缓冲器设计

本文描述了基于Xilinx Virtex-5FPGA的嵌入式SATA2.0主机接口控制器中,物理层与链路层之间数据位宽转换缓冲器的设计方法.针对转换过程中可能会出现的数据错序问题,采用多比特移位寄存器组设计了应用于物理层16bit与链路层32bit位宽数据之间的转换电路.仿真和板级验证结果表明,该逻辑电路与Xilinx FPGA内嵌的FIFO相比,平均时延降低了70%,在完成相同功能的情况下,使用了更少的芯片资源和控制逻辑.