2006-2016：我国高校音乐教育研究主题述评北大核心CSSCI

对高校音乐教育的研究始于20世纪80年代,经历了觉醒和酝酿阶段、探索阶段以及深入研究阶段。回顾已有研究成果,其研究主题大致分布在高校音乐教育元典、价值观、功能、改革、与素质教育的关系研究等五个方面。通过对高校音乐教育研究应然状况与实然状况的比较得出当前研究的热点、冷点和盲点。其中研究热点与主题分布吻合,主要集中于音乐教育理论、改革、功能等方面,对音乐教育改革和功能的研究最多;而高校音乐教育的智育和社会交往功能研究、实践研究、中外高校音乐教育的比较研究以及本土化研究则较少;同时缺乏对高校音乐教育目标、法律政策、戏剧、评价教育计划等方面的研究。     

一种新型电荷泵电路的设计

文章提出了一种新的全差分电荷泵结构，与传统电荷泵电路相比，这个电路具有输出范围大和无跳跃现象的优点，同时还可以有效地解决电荷泄漏和充放电失配等问题。     

低噪声、低功耗CMOS电荷泵锁相环设计

设计了一种 1 .8V、0 .1 8μm工艺的低噪声低功耗锁相环电路 ,其采用 CSA(Current Steer Amplifier)架构的压控振荡器 (VCO)。整个电路功耗低 ,芯片面积为 1 60 μm× 1 2 0 μm,对电源和衬底噪声抑制能力强。经过Spice模拟表明 ,在有电源噪声的情况下 ,输出 5 0 0 MHz时钟时周对周抖动小于 41 ps,功耗为 2 .8m W,最终与芯片的量测结果基本一致     

应变SiGe沟道PMOSFET亚阈值特性模拟

通过简化的模型,对应变SiGe沟道PMOSFET及Si PMOSFET的亚阈值特性作出了简单的理论分析,然后用二维模拟器Medici进行了模拟和对比;研究了截止电流和亚阈值斜率随SiGe PMOSFET垂直结构参数的变化关系。模拟结果同理论分析符合一致,表明应变SiGe沟道PMOSFET的亚阈值特性比Si PMOSFET更差,并且对垂直结构参数敏感,在器件设计时值得关注。     

一种用于低功耗TDC系统基于D触发器链的TDC使能电路

时间数字转换器(Time-to-Digital Converter, TDC)是全数字锁相环(All-Digital Phase-Locked Loop, ADPLL)中的一个重要模块,其功耗也是ADPLL系统总功耗的主要部分。针对伪差分反相器链结构的TDC,提出了一种功能不受亚稳态影响的基于D触发器链的TDC使能电路,并对TDC的结构进行改进,以降低TDC系统的功耗。采用SMIC 0.18 μm CMOS工艺对电路进行设计和仿真,仿真结果表明,TDC系统的功耗可以降低74%以上。     

ZnO纳米线阵列膜的自组装生长及其金属接触特性

以磁控溅射制备的ZnO纳米晶薄膜作为籽晶层,用水热法在80℃氧化铟锡(indium tin oxide,ITO)玻璃衬底上,实现了大面积ZnO纳米线阵列膜的取向生长,制备了3种金属-半导体-金属(metal-semiconductor-metal,MSM)结构的ZnO半导体纳米线阵列膜样品,测试了薄膜样品的光学特性和I-V特性。结果表明:在相同的生长液浓度下,籽晶层对所生长的纳米线尺度分布有显著影响。所制备的纳米线薄膜在室温下具有显著的紫外带边发射特性。ZnO纳米线/Ag和ZnO纳米线/Al的金属-半导体接触均具有明显的Schottky接触特性,而ZnO纳米线/Au的金属-半导体接触具有明显Ohmic接触特性。     

Si(1-x)Ge_x外延层结构参数的椭偏光谱表征技术研究

本文测量并分析了不同组分的Si1-xGex合金的椭偏光谱，得到了能量范围为2.0～5．0eV内的主要临界点的能量与Ge的组分的关系，给出用椭偏光谱分析Si1-xGex合金厚度和Ge组分的方法．     

采用负阻电路的大调频范围GaAs MMIC压控带通有源滤波器

采用负阻电路以及我们自行构造的模型设计的集成化平面肖特基变容管，用GaAsMMIC技术实现了L波段大调频范围压控带通滤波器该滤波器具有200MHk的3dB带宽，调频范围1．64GHz～1．0GHz、计约600MHz并具有足够的带外抑制比．全部偏置电路均在片上，芯片共占面积1．6×1．8mm2．     

在软弱地基中加筋砂石地基施工技术

以华松电力节能移变项目办公楼软弱地基处理为例,对土工筋带砂石地基处理的加固机理、施工工艺和施工措施等方面进行全面介绍,简述了土工筋带加筋砂石垫层地基处理的施工技术,以使加筋垫层技术更加完善。     

三阶电荷泵锁相环锁定时间的研究

对三阶电荷泵锁相环 ( CPPLL)的锁定时间与环路参数之间的关系进行了深入研究 ,提出了一种计算电荷泵锁相环锁定时间的新方法 ,并给出了锁定时间的计算公式。通过行为级模型验证 ,说明该公式可以快速准确地得到三阶电荷泵锁相环的锁定时间 ,并且很直观地反映出锁定时间与环路参数之间的关系。非常适合于电荷泵锁相环 ( CPPLL)的系统级设计和前期验证。