基于公用数据网络的资金同城清算系统研究(Ⅱ):软件开发

本文对基于公用数据网络的资金同城清算系统的软件设计方法进行了研究，分析了软件系统的功能和运行环境，探讨了软件系统的模块结构和实现方法     

面向物联网应用的SoC安全检查架构设计

物联网（IoT）应用的快速发展和软硬件开源化趋势使得IoT设备所面临的硬件安全威胁日益严峻,尤其是利用运行时条件触发的系统级攻击,很难通过传统测试方法进行检测和防御,需要提供运行时安全检查机制。分析IoT系统芯片面临的安全威胁,结合数据加密传输路径中的攻击、任务流和检查内容,设计4条功能完整性安全检查策略,搭建SoC安全策略检查架构并植入运行时触发硬件木马。仿真结果显示,运行时策略检查状态机可以检查出加密核、内存和UART接口的功能完整性问题,并通过发送错误中断信号进行反馈,证明了所设计的系统级安全策略检查架构的正确性与有效性。     

面向数据密集型应用的细粒度内存管理方案

提出并实现了一种细粒度内存管理方案.该方案以用户数据对象为粒度对内存进行管理,当需要将部分内存数据换出以获得空闲内存空间时,不再像传统操作系统以页为单位换出,而是将多个冷数据对象换出到底层存储设备中,最大限度地保证了被换出的数据近期内不会再次被访问,从而有效减少了额外的I/O开销.测试结果表明,本方案与操作系统页交换机制相比,系统响应速度平均提高了37.5％.     

电网不平衡下的Vienna整流器网压重构控制策略

在电网不平衡条件下,三相Vienna整流器多数采用网侧电压延迟90°或正负序分离法实现对正负序分量进行控制,而对正负序分量分别控制会增加控制系统复杂性并降低控制效果。为此提出了一种电网不平衡下的Vienna整流器网压重构控制策略,通过对网侧电压进行重构,使输入至内环的参考电压为平衡电压,实现Vienna整流器的稳定运行。电流内环采用将多个准比例谐振控制器级联,可实现电流控制器的无静差跟踪并抑制多次谐波分量,提高网侧输入电流总谐波失真(total harmonic distortion,THD)。直流侧电压外环采用滑模变控制,克服了PI控制器参数整定复杂与高超调量等问题。同时,在电网不平衡条件下也具有良好的暂态、稳态性能。最后,在Simulink中进行仿真分析并搭建实验平台进行验证。结果表明,该控制策略减小了网侧输入电流的谐波含量,且提高了Vienna整流器的抗干扰性能,具有良好的鲁棒性与稳定性。     

面向控制应用的TCP/IP协议设计与实现

首先分析了面向控制应用TCP/IP协议的特点，随后阐述了两种针对专用控制网络的以太网网关实现方案，即MCU或DSP 以太网网络接口的TCP/IP实现、基于嵌入于式PC和实时操作系统的TCP／IP实现，并且对比了这两种方案的优缺点。还通过具体的实例，说明其实现的思路和技术要点。最后总结了TCP／IP协议向底层控制网络延伸及当前存在的问题和解决方法。     

多回路网络化控制系统中优化采样频率的确定

在多回路网络化控制系统中，通讯资源的共享和网络传输的时延为系统分析和设计带来新的问题．运用非线性规划理论，分析和推导了多回路网络化控制系统中采样频率优化问题，并由推导过程归纳出易于计算机编程实现的工程化求解方法．通过仿真示例验证了所提出方法的有效性．     

一种适用于金属热处理工艺的智能温控仪

介绍了一种利用LCD显示的基于单片机控制的多路温度智能控制仪。该控制仪采用图形点阵式液晶显示器显示菜单和图形 ;利用数字式温度传感器DS182 0补偿室温 ;采用折线拟合线性插值高精度计算热电偶信号和PID积分分离策略。系统具有电路简单、抗干扰能力强、功耗低、控温精度高且平稳、人机界面友好等特点     

单片系统(SoC)设计技术

集成电路技术在近10年里有了飞速的发展，加工工艺从0.5μm.0.6μm亚微米级工艺发展到0.25μm,0.18μm甚至0.1μm的深亚微米（DSM）和超深亚微米级工艺（VDSM），单芯片集成度大大提高，加上集成电路 设计的多年积累，单个芯片有能力实现现复杂系统，这就是单片系统（system on a chip)，在单芯片上实现复杂系统不是简单的将过去的设计在同一芯片上简单的集成，需要考虑许多新的技术问题，将介绍单片系统的设计特点以及涉及单片系统设计的关键技术，其中包括设计复用技术，使用IP核的注意事项以及端口标准化等问题，深亚微米设计的设计要点和难点：深亚微米电路的电学模型以及连线延迟计算方法和避免传输线效应的方法，同时还将介绍单片系统的测试技术和一些测试方案，物理综合概念和目前流行的能提供深亚微米设计能力的主流EDA工具。     

低电压高速CMOS电流模线性鉴相器的设计

在高速时钟和数据恢复电路(CDR)中一般采用高数率比线性鉴相器(LPD)来降低鉴相器(PD)和压控振荡器(VCO)的工作频率.从电路结构的复杂度、芯片面积以及功耗三方面,对三种不同速率比LPD电路进行了分析比较;针对2.5 Gbit/sCDR电路的具体应用,分别设计了半数率比和1/4数率比LPD,均通过了功能仿真;最后比较仿真结果,在2.5 Gbit/s应用下,半数率比结构是合理的选择.电路设计采用TSMC 0.18 μm CMOS混合信号工艺,LPD电路均采用低电压高速电流模逻辑(CML)实现.     

基于空间句法的客家围龙屋建筑空间形态研究

文章基于空间句法,通过构建三种句法模型对客家传统民居围龙屋的空间形态进行综合分析,提取出整合度、连接值和可视度三个变量,分析结果表明围龙屋建筑的空间形态特征如下：（1）防御性与渗透性结合的空间形态。（2）道路呈网络结构,外紧内松。（3）平面空间体系规则,功能分明。将其空间形态、构建逻辑等与社会生活习惯、文化风俗联系起来,对围龙屋建筑的文化空间结构进行分析,解读其空间形态背后蕴含的丰富的地域和社会文化,同时为现代的城乡规划及文化空间营造提供新的思路和方法。