排序方式: 共有7条查询结果,搜索用时 125 毫秒
1
1.
针对利用现有分布式算法在FPGA上实现高阶FIR滤波器时,存在资源消耗量过大和运行速度慢等问题,提出一种新型高阶FIR滤波器的FPGA实现方法。首先综合采用多相分解结构、流水线等技术对高阶FIR滤波器进行降阶处理,然后采用提出的基于二输入开关和加法器对的分布式算法结构(MA型DA结构)实现降阶后的FIR滤波器。利用ISE10.1在Xilinx Xc2vp30 7ff896 FPGA开发板上实现了一系列8阶到256阶的串行和并行结构FIR滤波器。实验结果表明,该方法有效地减少了系统的资源消耗,提高了系统的时序性能。 相似文献
2.
针对剪型高空作业平台的剪叉平台机构,应用SimMechanics仿真工具箱建立该机构的机械系统动力学仿真模型并进行仿真计算,得到了平台在起升过程中任意时刻的位置、速度和加速度曲线以及驱动油缸的受力曲线。并介绍了使用SimMeehanics对类似复杂机械系统进行建模和仿真的方法,为剪叉平台机构的计算机建模和仿真提供了一种新的手段和方法。 相似文献
3.
应用MSC\ADAMS系统动力学仿真软件对某车载担架床机构进行了参数化仿真分析。首先借助MSC\ADAMS与CATIA的接口软件建立了担架床机构的实体数模并完成装配、添加约束和驱动,然后将样机模型导入ADAMS\View中进行参数化仿真分析,找出了影响样机性能的主要设计参数,最后对主要设计参数进行了优化。 相似文献
4.
在加速度计中,需要数模转换器(DAC)提供一个稳定的偏压来消除重力加速度,要求DAC具有高精度、单调性和小面积等特性。为了解决传统电阻型DAC存在的大面积和传统电容DAC中存在的非单调性等问题,提出了一种电容电阻混合型DAC结构,并设计了一个10位的DAC,用于提供稳定偏压。提出一种新的电容共质心的版图布局,提高了DAC的精度。该DAC在0.5μm CMOS工艺上得以验证实现,微分非线性误差(DNL)最大为0.50LSB,积分非线性误差(INL)最大为0.82LSB,在5V和-5V的双电源供电条件下,芯片功耗为16mW,完全满足了工程需求。 相似文献
5.
6.
设计了一种能够自适应调整的智能阅读架,该智能阅读架采用ARM Cortex-A53树莓派微处理器架构,整机系统由阅读架终端、云端服务器和应用端用户平台3部分构成.阅读架终端配置单目摄像头,能实时识别读者前倾、后仰、左偏、右偏、抬头、低头以及正确的坐姿,并能通过步进电机控制阅读架实现上下、左右角度调节,自适应跟踪读者的阅读姿态.此外,智能阅读架能够将用户使用时间、阅读姿态等信息上传云端服务器,组建用户档案库,供用户访问.该设计产品可以广泛推广到幼儿园及中小学、图书馆阅览室、普通家庭等场合,帮助阅读者端正坐姿,养成良好的阅读习惯,社会和经济效益显著. 相似文献
7.
1