排序方式: 共有10条查询结果,搜索用时 0 毫秒
1
1.
动态采集过程的系统模型和评价方法研究 总被引:3,自引:1,他引:2
波形捕获率是数字存储示波器的主要指标,它代表了系统在单位时间内捕获波形的能力。但对于一个实际的采集系统而言,其定义过于粗略,不能够准确地衡量和评价采集系统的动态性能。通过建立非均匀的动态采集模型,并分析被测信号频率与采集系统最小死区时间的关系,给出了评价数据采集系统性能的新指标:平均波形捕获率、最大波形捕获率和最小波形捕获率。在此基础上进一步提出采用分段测量平均波形捕获率的方法来评价采集系统平均性能,并在实际系统中进行了验证,给出了测试结果。 相似文献
2.
具有深存储功能的数字存储示波器(DSO),能够将大量的采集数据存储下来,大大提高了采集到的波形数据的信息含量,能够很好的再现波形细节,为工程师分析信号、解决问题提供了极大的便利.设计采用FPGA外挂DDR2 SDRAM颗粒的方式来存储采集数据,并利用FPGA内部的MCB IP核来控制其读写和刷新.以此为基础,研究了基于DDR2 SDRAM颗粒的基本深存储设计方案,提出了分区交替深存储技术,并分析了该技术对提升DSO深存储性能的作用及具体实现方法.该技术解决了示波器停止状态下读取DDR2 SDRAM颗粒数据与写DDR2SDRAM颗粒之间的矛盾,并在实际测试中取得了很好的效果. 相似文献
3.
在随机采集系统中,采用模拟内插技术可提高系统的等效采样率,但是模拟内插中的时间间隔测量电路会受到温度、器件特性、随机噪声等因素的影响,导致测时准确度降低,重建波形质量下降。分析了其中的主要误差的影响及来源,并提出通过相干平均、低通滤波等方法来降低误差,提高测时的准确度,实验结果表明波形的有效位数提高了约3 bit,信噪比提高了约2倍。 相似文献
4.
高速数字存储示波器实现技术 总被引:8,自引:3,他引:5
提出了一种基于随机取样技术的高速数字存储示波器的实现技术.采用FPGA实现100MS/ps数据采集控制和缓冲存储、触发控制、显示控制等所有逻辑控制电路,从而有效减小仪器体积、降低整机功耗;使用高分辨率模拟测时扩展器,使等效采样率达到10GS/ps,时间测量分辨率达到100ps,实现100MHz(-3dB)可重复信号的波形重现.文中给出了在最小时间分辨率下波形重建的结果. 相似文献
5.
6.
并行采集系统触发晃动实时校正技术研究 总被引:2,自引:0,他引:2
在并行实时采集系统,大量的采用了并行时间交替采样和数据分相存储技术,但采样数据的并行存储将引起触发抖动问题,严重降低了整个系统的性能。在分析触发抖动原因的基础上,提出了采用时间内插计数法,通过实时放大并测量触发信号和并行采样时钟的时间间隔,对触发晃动进行校正,从而达到降低触发抖动,提高波形显示稳定性的目的,并结合工程应用,在采用8路拼合的2GSPS实时采样数字存储示波器中实现了对触发晃动的校正,最后给出了该功能的性能测试结果。 相似文献
7.
在数据采集系统中,大量地采用了并行技术来提高波形捕获率,并利用信号信息的三个维度,即幅度、时间以及幅度在时间上的分布,将短时间内累计的多幅波形映射成一个具有亮度或颜色等级显示画面。在此过程中,波形亮度调节与校正技术在保证波形显示亮度基本不随实际捕获的波形幅数变化的前提下,通过亮度或颜色等级尽可能的表现被测波形的细节。通过深入分析三维波形映射过程,建立了波形亮度调节与校正技术的数学模型,并结合工程应用,在数字三维示波器上实现了提出的数字波形映射方案,在保证亮度等级基本不变的条件下,可显示波形细节更多。 相似文献
8.
9.
10.
高速数字存储示波器产品化设计的关键技术 总被引:1,自引:0,他引:1
论述了"100 MHz高速数字存储示波器"的关键技术,着重阐述了系统设计的概念和原理、基于低速器件的高速数据采集技术、基于随机取样技术的等效采样技术的实现。其中,随机等效采样的实现采用高分辨力测时扩展器,使等效采样率达到5 GSPS,时间测量分辨率达到200 ps,实现100 MHz (-3 dB)可重复信号的波形重现,并给出了实际应用中重建的波形图。 相似文献
1