排序方式： 共有14条查询结果，搜索用时 31 毫秒
1.
在高速数据采集系统中,对模拟信号调理通道带宽的要求越来越高。本文结合无源衰减网络、高增益可变增益放大器（VGA）、高速电流反馈放大器（CFA）,设计并实现了一种宽带模拟信号调理电路,并给出了实验结果与分析。该电路具有高带宽、动态范围大、低噪声等特性,能满足数据采集系统高带宽的要求,也可以应用于宽带电子测量仪器的前端信号调理电路。 相似文献
2.
在对原有参数测量算法进行误差分析的基础上,该文提出了”所见即所测”的测量原则。并根据此原则重新设计了参数测量的软件方案以及相关映射算法,从而扩大了测量范围,提高了测量精度,并减小了测量误差。采用本参数测量方案的产品已投放市场。 相似文献
3.
波形捕获率是衡量示波器波形采集性能的1个重要指标,提高示波器的波形捕获率有助于提高对偶发信号的捕获能力.利用FPGA内部RAM资源或者外挂高速RAM作为映射缓冲区这一做法已经被广泛采用,但是成本高、局限性大.基于DDR2 SDRAM读写速度快、容量大、器件成熟的优点,设计了1种采集与显示并行处理的二维波形图像处理单元(... 相似文献
4.
针对示波器只有一个时基的现状,设计了数字存储示波器的双时基触发系统。简要介绍了数字存储示波器中时基和触发系统的概念、双时基的意义和实现双时基的基本原理,并给出了双时基系统的模块结构、双时基在延迟触发方式和组合事件方式下工作的具体流程,最后总结了串并行两种方式的优缺点。该设计使得数字存储示波器的应用更加广泛。 相似文献
5.
引言
目前高速高分辨率采样实现有两种有效方法：等效采样技术,该方法只适用于周期信号的采集;并行交替采样技术,该方法可以较大提高采样速率。 相似文献
6.
在数字存储示波器中,触发电路的作用就在于保证每次采集的数据,都是从输入信号上的一个精确确定的点开始,这样每一次扫描的波形就是同步的,从而显示稳定的波形。基本示波器触发有边沿触发,斜率触发,脉宽触发。但对RS232信号来说,由于其波形不是周期的,这燎触法方式都不能显示稳定的波形。文章基于Xihnx公司的XC3S250ETQ144芯片设计了一个模块,它可以检测RS232总线开始传输数据的信号,结束传输数据的信号,或者总线上传送的数据进行触发,并且具有很强的移植性。 相似文献
7.
本文给出了一种基于FPGA实现CPU接收多个UART串行接口数据的方式，实现了CPU与多个RS-232C传输标准外设的通信。文中给出了一些主要模块的Verilog HDL源程序，并进行了仿真。通过实验验证了其正确性、灵活性和可靠性，并得到实际应用。可以将该系统拓展运用到多种场合，具有较强的通用和推广价值。 相似文献
8.
对高速数据流进行实时均匀抽点是高速并行采集系统重要研究内容之一。传统的对串行采样数据流,通过对时钟进行分频的抽点方式在现代并行采集系统中会导致错点或非均匀等一系列错误。分析了具体抽点需求,建立了1个高速数据流抽取矩阵模型,包括高速数据流矩阵、通道选择拼合矩阵、筛选循环单元矩阵,基于该矩阵模型,讨论了在FPGA中相应的并行高速数据实时抽取模块的实现方案,在Vertex-5FPGA平台中实现了对四路并行数据中进行1-2-5步进的整数倍抽点。实验证明该方法可以广泛运用于其他高速采集系统中。 相似文献
9.
为了进一步提高数字示波器的智能化水平,本文提出了基于DSP加FPGA架构数字示波器平台的自适应智能测试技术,能时刻监测目标信号的状态变化,并能自动调整优化信号采集系统和信号处理系统,提高信号捕获效率。同时给出了相关测试结果,表明该自适应智能测试技术能自动调整系统设置,优化被测信号波形并实现快速稳定可靠的显示。 相似文献
10.
针对示波器只有一个时基的现状,设计了数字存储示波器的双时基触发系统.简要介绍了数字存储示波器中时基和触发系统的概念、双时基的意义和实现双时基的基本原理,并给出了双时基系统的模块结构、双时基在延迟触发方式和组合事件方式下工作的具体流程,最后总结了串并行两种方式的优缺点.该设计使得数字存储示波器的应用更加广泛. 相似文献
|
