基于故障映射的FPGA互连资源故障测试与定位

由于FPGA互联资源故障定位是FPGA故障测试的一个难点,尤其需要准确地判断故障的类型和精确地定位故障的位置,因此文中提出一种通过故障映射方法将SRAM型FPGA的互连资源故障映射到LUT的输出上,间接地测试与定位互连资源故障的一种方法.同时将故障映射这种方法与传统经典的三次配置测试互连资源方法的核心思想相结合,在高故障率的FPGA中实现了互连资源的100％故障测试覆盖率,并精确地将故障定位至FPGA互连金属线段或PIP对.该算法采用了最小可重复单元结构,FPGA中被测试资源可以由连续或不连续的任意数量最小可重复单元组成,因此更适合FPGA的重复性结构和FPGA的在线测试.在FPGA的在线全覆盖测试中,该算法的最小迭代测试(ROTE)次数与FPGA的规模无关,只与用户应用电路所占FPGA总资源的比例相关.     

基于事务级的SOC软硬件协同验证系统的设计与实现

本文提出了一种使用FPGA作为硬件加速器,并且在FPGA与计算机之间建立了软硬件同步的基础上,实现了一种基于事务级的验证系统.该系统完全兼容SCE-MI标准.通过实验表明该系统适用于数模混合SOC系统的验证.1、引言在对系统验证方法研究的过程中,人们希望能够得到像模块验证一样的时钟精度,同时系统验证时间又希望很短.事务...     

FPGA芯片最少配置的图论方法研究

国内外对于FPGA芯片最少配置的研究基本上是采取一种自底向上的方法。由于图论在电路分析中有着广泛的应用,因此,本文将图论的思想应用在FPGA最少配置的研究中,即将其内部的门单元看作图论中的点,将它们之间的连线看作图论中的线,采用了一种自顶向下的方法研究了CLB和IOB所需的最少配置次数。经过图论建模和图论的遍历分析,对于XC4000系列FPGA,得到CLB的最少配置次数为5次,IOB的最少配置次数为3次的结论。     

Graph theory for FPGA minimum configurations

A traditional bottom-up modeling method for minimum configuration numbers is adopted for the study of FPGA minimum configurations.This method is limited if a large number of LUTs and multiplexers are presented. Since graph theory has been extensively applied to circuit analysis and test,this paper focuses on the modeling FPGA configurations.In our study,an internal logic block and interconnections of an FPGA are considered as a vertex and an edge connecting two vertices in the graph,respectively.A top-down modeling method is proposed in the paper to achieve minimum configuration numbers for CLB and IOB.Based on the proposed modeling approach and exhaustive analysis,the minimum configuration numbers for CLB and IOB are five and three,respectively.