排序方式: 共有41条查询结果,搜索用时 203 毫秒
1.
为便于学生"近距离"观察体会微机的构造及深入了解微机的工作原理,针对原有的PC机+实验箱的传统微机原理实验装置所存在的缺点,提出了以先进的嵌入式系统为核心构建实验装置的思路.实验装置采用模块化结构设计,将微机原理、接口技术及部分嵌入式实验功能集于一体,有利于学生综合能力及创新能力的培养. 相似文献
2.
文章给出了矩形乘法器的另一个结构设计,该设计在计算速度上优于文献[1]的方案而劣于文献[2]的方案,在流水线分级方面则比文献[2]的方案有灵活性。这一实现把大整数乘的数据相关之时间代价降为1个二选一选通器加上3位加法器所需的时间,即把乘法器流水线的节拍时间值降到了该值,从而大大提高了用流水线实现大整数乘的效率。在某些应用中,用矩形乘法器来实现平行四边形乘法器的功能,则可大大降低规模。 相似文献
3.
可编程S盒和可编程反馈移位寄存器是可编程密码芯片的两个重要的部件。文章给出了可编程S盒和可编程反馈移位寄存器的一种逻辑设计方法,按照该方法设计的S盒能够通过编程实现任意的布尔逻辑函数,按照该方法设计的反馈移位寄存器能够通过编程灵活地改变反馈抽头和反馈函数。 相似文献
4.
提出了一种实现整数转浮点数的新的设计方法 ,并且对方法的正确性给予了证明 .采用这种设计方法 ,实现了求补和舍入的合并并行 ,使关键路径的延时比常规的电路设计方案减少了 15级门 ,同时降低了电路规模 .关键路径延时的减小 ,使这一转换可以在单周期内完成 .另外 ,该方法实现了位长自适应 ,只需花费很少的电路规模和延时实现控制 ,就可以适应长整型、整型到单、双精度浮点数的转换 ,增强了电路功能 .这一设计方法同样适用于其逆转换 .该转换模块采用 Fujitsu CE71库设计 ,在 10 0 MHz主频下经仿真验证 ,结果正确 ,已经应用到实际工程中 . 相似文献
5.
6.
提出了一种实现整数转浮点数的新的设计方法,并且对方法的正确性给予了证明,采用这种设计方法,实现了求补和舍入的合并并行,使关键路径的延时比常规的电路设计方案减少了15级门,同时降低了电路规模,关键路径延时的减小,使这一转换可以在单周期内完成,另外,该方法实现了位长自适应,只需花费很少的电路规模和延时实现控制,就可以适应长整型、整型到单、双精度浮点数的转换,增强了电路功能,这一设计方法同样适用于其逆转换,该转换模块采用FujitsuCE71库设计,在100MHz主频下经仿真验证,结果正确,已经应用到实际工程中。 相似文献
7.
曲英杰 《青岛理工大学学报》1993,(2)
利用向量ε—算法对求解含参数的代数特征值反问题的 CDE 算法作了改进,使其收敛速度由原来的一阶提高到二阶,改进后的 CDE 算法称为 RCDE 算法,数值计算结果表明,RCDE算法确实是一种有效的计算方法。 相似文献
8.
美国煤层气和页岩气勘探开发现状及对我国的启示 总被引:3,自引:2,他引:1
作为常规化石能源的最有效补充,非常规天然气因资源量巨大,在全世界已受到广泛重视。美国因其先进的技术和较成熟的地质理论,已对煤层气和页岩气两种非常规天然气实现了商业性开采,并走在了当今世界前列。文章从煤层气和页岩气的概念和特征、美国的地质认识进展、勘探开发现状、评价内容等方面进行了综述,以期对加快我国非常规天然气的勘探开发有所启示。并认为,当前我国煤层气和页岩气应重视以下三方面的工作:充分认识其战略地位和重大研究意义;着力解决当前阶段的关键地质和技术问题;深入研究现实国情下的勘探开发和管理政策。 相似文献
9.
基于单向函数的伪随机数发生器 总被引:1,自引:0,他引:1
伪随机数发生器(pseudorandom number generator,PRNG)是重要的密码学概念.基于单向函数的伪随机数发生器起始于1982年的BMY发生器,将单向函数反复迭代,周期性地输出伪随机序列.单向函数的性质和种子长度关系到发生器的可实现性和安全性,是此类发生器的2个重要参数.在分析现有工作的基础上,改进了单向函数的随机化迭代方式,基于不可逆性证明了迭代过程的安全性.迭代方式的改进消除了单向函数的长度保持性质,采用一般的压缩规范单向函数和通用散列函数构建伪随机数发生器.输出级与BMY发生器结构类似,以迭代函数的核心断言作为伪随机序列.基于与真随机序列的不可区分性,证明了伪随机数发生器的安全性.所构建的伪随机数发生器与现有同类发生器结构类似,但放松了对单向函数性质的要求,增强了可实现性,减小了种子长度,提高了效率. 相似文献
10.
为了实现椭圆曲线密码算法的高效性,提出了基于优化的底层有限域算法的点乘设计方法;基于对二进制有限域运算的研究,提出并行模乘算法和基于欧几里得算法的右移求逆算法,并在实现中进行优化,在此基础上采用蒙哥马利算法实现点乘的快速运算;根据该算法,提出了ECC硬件电路实现方法,并用Verilog RTL进行逻辑设计,最终在Xilinx的XC7A100T FPGA硬件平台上验证实现;通过仿真测试、综合验证和时序后仿真的结果分析,所设计电路的时钟频率可以达到110 MHz,运算速度可达2.92 ms,证明了设计的有效性和可行性。 相似文献