工程量清单计价模式的施工企业经营策略浅析

阐述了工程量清单计价的概念和特点,探讨了工程量清单计价与现行定额的关系,分析了施工企业在工程量清单模式下的经营策略,以帮助施工企业增强自身的施工实力,从而提升企业的市场竞争力。     

面向自主芯片频率扫描实速测试的扫描链分析

随着芯片工艺的不断升级,芯片设计的频率不断提高,时延故障是引起高速芯片失效的重要因素。在硅后验证阶段,由于缺乏一种对芯片全局路径延时测量的手段,传统构建延时测量电路的方式仅能得到特定关键路径的延时变化情况,在芯片失效时无法进行全面的路径延时分析。本文提出一种基于扫描链的频率扫描实速测试方法对芯片内部大量时序路径的延时进行测量并获取时序裕量。针对生成测试向量时间长,依赖专业测试设备的问题,在自研硬件平台上通过自生成多频率测试向量以及改进数据校验算法成功实现了频率扫描实速测试,对芯片测量的路径延时误差在8 ps左右。通过对不同芯片在不同温度下的实验验证了该方法对路径延时表征的有效性,为今后通过延时参数对高速芯片进行环境适应性分析、寿命预测等研究提供了一种快捷有效的方法。     

前导1预测算法的设计与实现

前导1预测(Leading One Prediction,LOP)算法常被用在浮点数的加减运算中,它能与尾数加法器并行工作,从而加快了尾数加法器计算结果的规格化过程,同时,这种方法会带来最多1位的误差。根据对误差的处理方式不同,将预测算法分成了3类,并详细介绍了其中的串行纠错前导1预测算法的具体结构,对其关键的组成部分在算法上进行了选择和优化。它与并行纠错LOP以及传统前导1检测(Leading One Detector,LOD)的逻辑综合的实验结果表明,该算法取得了面积、功耗和延时之间的较好均衡。在实际的应用中,该算法成功地运用在了工作频率为1GHz的三站式双通路(Two-Path)浮点加法器中。     

基于标准单元ASIC设计的综合优化综述

本文讨论了基于标准单元ASIC设计的逻辑综合优化问题,总结提出了逻辑综合优化的四种方法：系统和算法级优化、代码级优化、电路级优化和部分全定制的方法,并给出了这些方法的应用场合和应用实效。     

浅谈工程项目的成本治理

分析了目前我国建筑施工企业成本治理的现状,介绍了工程成本控制的方法,对如何正确处理质量、工期与成本的关系作一探讨,提出加强建筑施工企业工程成本治理的对策,从而有效控制成本,达到企业预期目标。     

支持多种模式传输的I2C控制器设计

设计实现了一种支持多模式传输的I2C主从控制器,不仅完全支持I2C标准协议,而且在传输方向、地址呼叫、数据传输控制等多个方面进行了扩展,使用更加方便灵活.重点对设计实现中有限状态机状态设计,发送和接收的对接控制做了详细的阐述,并且对重要的时序参数在逻辑设计阶段进行了设计保证.RTL级模拟和FPGA仿真验证了功能和时序的正确性.     

现行招投标模式下的施工企业工程造价管理

针对建筑施工企业工程投标、工程实施管理的现状进行了分析，阐述了发挥工程造价专业在工程实施各个环节的作用，从全过程动态管理，避免靠事后咨询等方面，介绍了控制造价的措施，以真正发挥工程招投标的实施效益。