排序方式: 共有5条查询结果,搜索用时 0 毫秒
1
1.
设计了一种基于现场可编程门阵列(Field programmable gate array, FPGA)的低硬件成本256点快速傅里叶变换(Fast Fourier transform, FFT)处理器的IP核。采用按频率抽取的基-24算法和单路延迟负反馈(Single-path delay feedback, SDF)流水线架构用于减少旋转因子的复数乘法运算复杂度。为了降低硬件成本,提出了一种串接正则有符号数(Canonical signed digit, CSD)常数乘法器取代常用的布斯乘法器用来完成旋转因子W 256 i ![]()
![]()
与对应序列的复数乘法运算,同时这种乘法器还能够移除存储旋转因子系数的只读存储器(Read only memory, ROM)。该处理器IP核基于QUARTUS PRIME平台进行综合,在Cyclone 10LP FPGA上实现。结果显示,该FFT处理器最高工作频率为100 MHz,对于24位符号数FFT运算,逻辑单元(Logic elements, LEs)使用量与记忆体位(Memory bits, MBs)使用量仅为3 978 LEs和6 456 MBs。 相似文献
2.
本文基于硅芯片调谐器XC3028和视频处理器SAA7111设计了一种具有无线电视接收功能的LCoS头盔显示系统。该系统由无线电视接收电路、视频处理电路、音频处理电路和LCoS显示屏组成,在有无外置视频输入源的情况下均可工作。首先,对系统的总体方案做了全面描述。然后,从硬件角度详细介绍了系统各部分功能和设计方案。最后,运用模块化设计方法完成系统软件设计。实验结果表明,整个系统设计合理、工作稳定、显示效果清晰。电路尺寸只有46mm×54mm,总功耗仅为1.9W。该系统具备体积小,功耗低、结构简单等特点,在移动视频终端领域将有更广泛的使用价值和推广前景。 相似文献
3.
5.
1