大规模集成电路浮栅ROM器件总剂量辐射效应

提出了一种大规模集成电路总剂量效应测试方法:在监测器件和电路功能参数的同时,监测器件功耗电流的变化情况,分析数据错误和器件功耗电流与辐射总剂量的关系.根据该方法利用60Co γ射线进行了浮栅ROM集成电路(AT29C256)总剂量辐照实验,研究了功耗电流和出错数量在不同γ射线剂量率辐照下的总剂量效应,以及参数失效与功能失效时间随辐射剂量率的变化关系,并利用外推实验技术预估了电路在空间低剂量率环境下的失效时间.     

Kovar封装CMOS器件X射线剂量增强效应研究

在器件的金属化层及封装等结构中，高原子序数材料在低能X射线的辐照下，会在相邻的低原子序数材料中产生剂量增强效应，从而使得器件性能严重退化。主要介绍了柯伐封装的CMOS器件，在X射线和γ射线辐照下，其辐照敏感参数阈值电压和漏电流随总剂量的变化关系。并对实验结果进行了比较，得出低能X射线辐照对器件损伤程度大于γ射线，对剂量增强效应进行了有益的探讨。     

NMOS晶体管的退火特性研究

探讨了加固型ＣＣ４００７经＾６０Ｃｏγ射线辐照后ＮＭＯＳ晶体管的退火特性,研究了辐照敏感参数随辐照剂量、退火温度、退火时间和退火偏置的变化关系。经相同总剂量辐照的器件,高源１００℃下的退火速度远大于室温２５℃下退火速度。２５￣２５０℃下的等时退火,其退火程度接近１６８ｈ的１００℃等温退火。对不同的退火情况,退火偏置的作用是相似的,＋５Ｖ栅偏压退火速度大于０Ｖ栅偏压和浮空退火速度。对氧化物陷阱电荷的     

大规模集成电路浮栅ROM器件总剂量辐射效应

提出了一种大规模集成电路总剂量效应测试方法:在监测器件和电路功能参数的同时,监测器件功耗电流的变化情况,分析数据错误和器件功耗电流与辐射总剂量的关系.根据该方法利用60Co γ射线进行了浮栅ROM集成电路(AT29C256)总剂量辐照实验,研究了功耗电流和出错数量在不同γ射线剂量率辐照下的总剂量效应,以及参数失效与功能失效时间随辐射剂量率的变化关系,并利用外推实验技术预估了电路在空间低剂量率环境下的失效时间.     

温度和剂量率对NMOS器件迁移率的影响

对加固型ＣＣ４００７ＮＭＯＳ器件进行了低温（－３０℃）和室温（２５℃）γ射线辐射实验、不同剂量率下的γ辐射实验以及不同温度下的退火实验。根据实验结果，利用归一化迁移率与界面态电荷的机理模型，分析了辐射环境温度、辐射剂量率以及退火温度对ＮＭＯＳ器件迁移率的影响。     

Method of simulation of low dose rate for total dose effect in 0.18 μm CMOS technology

Three methods for simulating low dose rate irradiation are presented and experimentally verified by using 0.18 μm CMOS transistors.The results show that it is the best way to use a series of high dose rate irradiations, with 100 °C annealing steps in-between irradiation steps, to simulate a continuous low dose rate irradiation.This approach can reduce the low dose rate testing time by as much as a factor of 45 with respect to the actual 0.5 rad（Si）/s dose rate irradiation.The procedure also provides detailed information on the behavior of the test devices in a low dose rate environment.     

0.18μm CMOS器件低剂量率辐照模拟方法研究

本文研究了三种低剂量率效应的模拟方法,并利用0.18μm CMOS工艺晶体管进行了实验验证,研究结果表明,用一系列高剂量率辐照样品,两次辐照之间经100oC退火的方法在模拟连续的低剂量率辐照是最好的。该方法节约时间是很可观的,能够减少0.5rad(Si)/s低剂量率实验时间达45倍,而且提供了在低剂量率辐照下器件的详细信息。     

典型CMOS器件总剂量加速试验方法验证

应用美军标试验方法1019．5和1019．4分别对两种典型（Complementary Metal-Oxide—Semiconductor Transistor,CMOS）器件进行试验验证,论述了试验原理,对试验现象进行了详细的分析,了解实验室条件下评估空间氧化物陷阱电荷和界面陷阱电荷的可行性和保守性。实验表明,两种不同工艺的CC4069器件没有通过1019．5所做出的试验验证,从实验现象观察认为是由于界面陷阱电荷大量建立所引起的。加固LC4007-RHA NMOS却通过了与1019．5相比过分保守的1019．4的试验验证。     

特征工艺尺寸对CMOS SRAM抗单粒子翻转性能的影响

采用TCAD工艺模拟工具按照等比例缩小规则构建了从亚微米到超深亚微米级7种不同特征尺寸的MOS晶体管,计算了由这些晶体管组成的静态随机存储器(SRAM)单粒子翻转的临界电荷Qcrit、LET阈值(LETth),建立了LETth与临界电荷之间的解析关系,研究了特征工艺尺寸对CMOS SRAM抗单粒子翻转性能的影响及原因。研究表明:随着特征尺寸的减小,SRAM单元单粒子翻转的临界电荷减小,电荷收集效率由于寄生双极晶体管效应而增加,造成LETth随特征尺寸缩小而迅速减小,CMOS SRAM抗单粒子翻转性能迅速降低。     

Burn-in对SRAM器件电离总剂量效应的影响

针对辐照前高温老练(Burn-in)影响SRAM器件的抗总剂量辐射能力问题,进行了实验研究。选取了3种不同工艺尺寸SRAM存储器,利用60 Co放射源对经过高温老炼和不经过高温老炼(No Burnin)的样品进行了总剂量辐照实验,测量了辐照引起的SRAM器件的数据位翻转数,得到了Burn-in对不同工艺尺寸SRAM器件总剂量效应的影响规律。针对0.25μm工艺SRAM器件开展了不同Burn-in温度影响器件抗辐射能力的实验研究,得到了器件抗辐射性能与Burn-in温度之间的关系。结果表明,SRAM器件的工艺尺寸越小,抗总剂量能力越强,且受Burn-in的影响越小;Burn-in时的温度越高,对器件的抗总剂量水平影响越大。