排序方式: 共有4条查询结果,搜索用时 15 毫秒
1
1.
设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal—lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构的设计在CycloneIIEP2C35F672C6器件上经过综合后运行频率可达123.32MHz.在同等优化下,相比于AlteraIP核在调用DSP乘法资源情况下运行速度提高大约11%,相比于不调用DSP乘法资源情况下运行速度提高大约67%. 相似文献
2.
3.
ROHC协议是IETF专门针对无线链路的特点而设计的包头压缩规范,CRC码的产生、校验和更新是其中重要的组成部分.在分析CRC快速准确并行算法的基础上,针对ROHC中具体应用要求,给出其CRC计算的硬件并行实现设计方案,并用Verilog HDL语言编写代码进行了仿真和验证,结果表明此方案具有很好的实用性和灵活性. 相似文献
4.
改性沥青SMA路面施工技术初探 总被引:4,自引:0,他引:4
改性沥青SMA路面作为一种优质抗滑表层已得到广泛的运用,因此,探讨SMA混合料配合比设计、施工和质量检测具有重要的意义。通过巢湖市含山县城北工业区道路SMA路面抗滑表层的施工实践,探索改性沥青SMA路面的混合料设计、拌和、碾压技术以及质量检测方法。 相似文献
1