闪存高压电路的总剂量辐射效应研究

研究了闪存电路系统中高压电路的总剂量辐射效应（TID）。通过对内部高压电荷泵电路和高压负载电路的TID辐射效应测试研究,表明辐照后高压通路相关的存储阵列及高压晶体管漏电将造成电荷泵电路的负载电流过载失效,最终导致闪存电路编程或擦除操作失效。     

实现64级灰度显示的无源OLED驱动芯片的设计

设计出了一种实现64级灰度显示的单片混合信号驱动芯片,它采用脉冲宽度调制方法和两级电压预充方式,适用于驱动132×64像素的无源OLED显示屏.芯片内部主要包括数字控制器,显示数据存取器,DC-DC电压转换器,参考电流产生器,电压预充电路产生器,64个行驱动电路和132个列驱动电路.它已经用Chartered0.35μm 18V高压CMOS工艺制作完成,芯片面积约为10mm×2mm.测试结果表明芯片性能良好,在电源低压为3V,高压为12V,显示电流为100mA并处于最高级灰度显示的条件下,芯片与面板的总功耗为294mW.     

A PD-SOI based DTI-LOCOS combined cross isolation technique for minimizing TID radiation induced leakage in high density memory

In order to minimize leakage current increase under total ionizing dose （TID） radiation in high density memory circuits, a new isolation technique, combining deep trench isolation （DTI） between the wells, local oxi- dation of silicon （LOCOS） isolation between the devices within the well, and a P-diffused area in order to limit leakage at the isolation edge is implemented in partly-depleted silicon-on-insulator （PD-SOI） technology. This ra- diation hardening technique can minimize the layout area by more than 60%, and allows flexible placement of the body contact. Radiation hardened transistors and 256 Kb flash memory chips are designed and fabricated in a 0.6 μm PD-SOI process. Experiments show that no obvious increase in leakage current is observed for single tran- sistors under 1 Mrad（Si） radiation, and that the 256 Kb memory chip still functions well after a TID of 100 krad（Si）, with only 50% increase of the active power consumption in read mode.     

实现64级灰度显示的无源OLED驱动芯片的设计

设计出了一种实现64级灰度显示的单片混合信号驱动芯片,它采用脉冲宽度调制方法和两级电压预充方式,适用于驱动132×64像素的无源OLED显示屏.芯片内部主要包括数字控制器,显示数据存取器,DC-DC电压转换器,参考电流产生器,电压预充电路产生器,64个行驱动电路和132个列驱动电路.它已经用Chartered0.35μm 18V高压CMOS工艺制作完成,芯片面积约为10mm×2mm.测试结果表明芯片性能良好,在电源低压为3V,高压为12V,显示电流为100mA并处于最高级灰度显示的条件下,芯片与面板的总功耗为294mW.     

基于工作流模型的企业铁路调度指挥与监控系统研究

根据企业专用铁路特点，设计了调度指挥与监控一体化方案。为了协调多个子系统的活动，采用工作流技术构建系统软件平台，实现业务过程的自动化。基于Petri网定义的基本工作流网络为系统业务流程建模，针对建模中存在的问题，提出增加颜色扩展描述信息，增加复合颜色变量扩展，提高工作流网络抽象能力及描述能力，使扩展工作流网络成为复杂系统建模的有力工具。