排序方式: 共有5条查询结果,搜索用时 0 毫秒
1
1.
2.
分析了流水线A/D转换器采样电容与反馈电容之间的增益失配,探究了运放有限增益与流水线残差输出及A/D转换器输出的关系,建立了精确的系统模型。通过建立14位流水线A/D转换器Verilog-A的行为级模型,在数字域对流水线A/D转换器输出数字码进行分段平移。在第一级级间增益误差达到±0.012 5时,校正前信噪比仅为62 dB,校正后信噪比提升到85 dB。提出的校正方法可有效补偿由流水线级间增益导致的数字输出不连续和线性度下降。 相似文献
3.
4.
设计了一种标准CMOS工艺下抗总剂量辐射(TID)的带隙基准电压源。分析了传统结构在辐射环境下的固有缺陷。利用二极管正向导通电压受电流影响较小的特性,提高了带隙基准电压源的抗总剂量辐射能力。该基准电压源包含启动电路、基准核和自偏置电路。将基准电压源用于12位100 kS/s采样率A/D转换器的一个单元,进行了流片和测试。结果表明,经总剂量辐射试验后,该基准电压源的输出电压变化较小。在-55 ℃~125 ℃范围内,辐射前的温度系数为1.53×10-5/℃,辐射后的温度系数为1.71×10-5/℃。 相似文献
5.
设计并实现了一种双路12位电压输出型数模转换器(DAC)。采用“10+2”分段式结构,高10位采用开关树电阻串DAC架构,保证了DAC良好的单调性。低2位采用电流舵DAC架构,从整体上减小了DAC的面积。12位DAC未经修调即可实现12位转换精度。该DAC采用0.35 μm标准CMOS工艺实现,芯片尺寸为2.59 mm×2.09 mm。测试结果表明,在电源电压为5 V时,DAC的功耗为19.5 mW,DNL为-0.2 LSB,INL为-2.2 LSB,输出建立时间为2.5 μs。在采样频率为480 kS/s、输出频率为1 kHz的条件下,DAC的SFDR为65 dB。 相似文献
1