首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   24篇
  免费   9篇
综合类   3篇
无线电   18篇
一般工业技术   1篇
自动化技术   11篇
  2023年   2篇
  2013年   3篇
  2012年   8篇
  2011年   1篇
  2010年   3篇
  2009年   7篇
  2008年   3篇
  2007年   1篇
  2005年   2篇
  2003年   2篇
  2002年   1篇
排序方式: 共有33条查询结果,搜索用时 15 毫秒
1.
针对SoC芯片设计中的系统划分问题,提出一种面向应用的系统结构自动划分方法--基于模板的系统划分方法,并开发了系统划分工具--TBPS.基于模板的系统划分方法通过提取应用描述中的相似结构,并使用相似结构划分系统,最终得到一个尽量复用的系统结构.系统的相似结构划分采用遗传算法实现最优覆盖的搜索,并使用贪婪算法实现资源配置和任务调度.与已有的在系统划分中事先设定目标结构方法不同,文中方法可以根据应用的特点自动生成划分的结构.采用该方法及TBPS实现了应用描述到系统结构的自动划分.实验结果表明了TBPS对数据处理为主的应用划分的有效性.  相似文献   
2.
为挖掘可重构处理器的内在并行性,需要编译器通过分析程序的并行性来决定可重构处理器硬件最好的执行模式。为此,提出一种基于可重构处理器的并行优化算法。将有向无环图的并行计算部分映射到可重构处理器上,对任务实现3个不同层次的并行性(指令级并行、循环级并行、线程级并行)。测试结果表明,该算法使得可重构处理器在处理任务时比未用并行优化算法的性能提升1.2倍左右。  相似文献   
3.
为了解决算法程序自动映射到可重构媒体处理器的问题,有效提高程序并行执行的效率,提出一种具有自动并行化的任务编译前端. 该任务编译前端通过展开核心循环可提高并行执行度,在数据依赖分析确保运算正确执行的基础上,对循环体内的数组访问进行标量替换,以优化数据传输开销. 实验结果表明,该任务编译前端能有效提高代码并行性和优化数据传输能力,与Garp C编译器的编译前端相比,该任务编译前端设计的性能可提升约2~4倍.  相似文献   
4.
通过研究密码系统的特点,提出一种面向对称密码领域的可重构阵列结构.该阵列普遍适用于分组密码和流密码系统,灵活性高.通过配置信息的更新,可以快速动态切换加密功能,切换时间小于20 ns.该结构包含几个16×16的比特阵列和8×8的字节阵列,AES算法实现分组密码的加密速率为640 Mb/s~2.56 Gb/s,DES算法为1.6 Gb/s~3.2 Gb/s,SMS4算法为318 Mb/s~1.6 Gb/s,流密码Geffe的加密速率为400 Mb/s.与文献[1]~[3]相比,SMS4算法的性能有接近2倍的提升.  相似文献   
5.
可重构计算处理器技术   总被引:1,自引:0,他引:1  
本文首先分别分析了基于指令流驱动和基于数据流驱动的传统计算技术所面临的问题,并介绍了可重构计算处理器的发展趋势;接着,讨论了可重构计算处理器的硬件架构和编译技术,重点分析了其在软硬件架构及系统应用上所面临的挑战;然后,介绍了所设计的REMUS(REconfigurable MUltimedia System)可重构计算媒体处理器及其相应的集成开发工具;最后,展望了面向通用计算的可重构技术的发展前景.  相似文献   
6.
基于循环映射的可重构处理器设计   总被引:2,自引:1,他引:1  
提出了一种适合循环任务执行的可重构处理器. 该处理器通过循环控制器实现循环的自动执行,并采用数据分发技术和不对称先进先出缓存(FIFO)技术,将可重构阵列内部数据传输效率提高8倍. 在现场可编程门阵列(FPGA)系统上验证了活动图像专家组 4的高等视频编码(H.264)中整数反离散余弦变换(IDCT)、运动估计及活动图像专家组 2(MPEG 2)中的IDCT等多种媒体核心算法. 相比于类似的结构,该可重构处理器在不增加阵列规模的情况下,性能平均提升35倍.  相似文献   
7.
新型智能存储SoC中NAND Flash控制器的软/硬件设计   总被引:1,自引:0,他引:1  
介绍了新一代智能存储片上系统SSC,详细讨论了SSC中NAND Flash子系统的软/硬件设计;采用基于模板的划分方法,实现NAND读写控制器的软/硬件划分.SSC已生产并通过工业测试.结果表明,采用软/硬件划分的方法,NAND控制器的面积比纯硬件的实现方法减小58%,性能仅下降16%;比单纯ARM软件实现,速度平均提高20倍,同时具有软件的高灵活性.  相似文献   
8.
王延升  刘雷波 《计算机工程》2009,35(24):257-258
针对时钟网络在SoC芯片中的作用和时钟网络自身的特点,研究并实现3种时钟低功耗技术,包括在系统级采用动态时钟管理技术动态地关断和配置芯片内各模块的时钟,在逻辑综合时基于功耗优化工具Power Compiler插入门控时钟单元,在时钟树综合时以时钟树规模为目标进行低功耗时钟树综合。在音视频解码芯片的设计中采用以上3种技术,结果表明其功耗优化效果明显。  相似文献   
9.
流水线配置技术在可重构处理器中的应用   总被引:1,自引:1,他引:0       下载免费PDF全文
提出一种应用于可重构处理器中的流水线配置技术,能够有效减低配置时间,提高应用程序的执行速度。可重构处理器包括通用处理器和一个粗颗粒度的可重构阵列。可重构阵列将处理应用中占据大量执行时间的循环,这些循环将被分解为不同的行在阵列上以流水线的方式执行。该技术在FPGA验证系统上得到了验证。验证的应用包括H.264基准中的整数离散余弦变换和运动估计。相比传统的可重构处理器PipeRench, MorphoSys以及TI的DSP TMS320DM642有大约3.5倍的性能提升。  相似文献   
10.
基于相似结构自动提取的SoC划分方法   总被引:2,自引:2,他引:0       下载免费PDF全文
提取应用描述中的相似运算结构并使用相似结构划分系统可以有效实现片上系统划分。提出一种基于生长的相似结构自动提取方法,其中的单模板匹配算法实现任意结构模板的提取,多模板生成算法采用模板和子图同步生长的方法。实验结果表明,该方法适用于包含扇出和汇聚结构的模板提取,计算时间与传统方法相比可减少30%~70%。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号