基于FPGA的多功能阵列信号处理系统设计

为了适应阵列信号处理数据量大、实时性高的特点,文中结合项目需求设计了一种基于FPGA的多功能阵列信号处理系统。通过采用先进的大规模高性能FPGA和多路高精度ADC芯片,可完成对40路中频信号的同步采集和数字下变频处理,并由数字波束合成运算得到36组波束数据。通过设置多种类型的对外接口,可实现与多个外联设备的网络数据交互、串口控制、波束控制及MGT高速数据传输。文中给出了系统的硬件和软件总体架构设计,并详细介绍了芯片选型、外设接口及各软件功能模块的具体实现方法。测试结果表明,本系统满足设计需求,具有较强的阵列信号处理能力以及良好的通用性和可扩展性。     

UWB雷达芯片的研究现状与发展

超宽带(UWB)系统具有高传输速率、低功耗、探测精度高、穿透性强、安全性高等优势,在军事、雷达、生物探测、短距通信及室内室外高精度定位等场景有着广泛的应用.并且随着半导体技术的发展,基于CMOS的UWB雷达芯片成为研究热点.国内外众多学者及商业公司提出各具优势的UWB芯片及系统.该文从UWB系统、UWB芯片架构中关键电...     

无人机SAR数据低比特量化及其复杂度分析

无人机(unmanned aerial vehicle,UAV)平台由于尺寸与载荷的限制,仅能提供有限的硬件计算资源.如何利用尽可能低的计算复杂度来获得高质量的合成孔径雷达(synthetic aperture radar,SAR)成像,是基于UAV SAR系统设计面临的一个重要问题.分析现有算法的缺陷,利用不同的量化方法对SAR原始回波数据进行低比特量化,针对低比特量化SAR数据提出基于单频阈值的成像质量改善方法.在此基础上,研究不同量化策略下SAR成像匹配滤波处理所需的计算复杂度,并定量评估了相应的成像质量.研究结果可为基于UAV平台的SAR成像应用中计算复杂度与成像质量之间的取舍提供参考.     

一种用于高速D/A转换器的1.6 Gbit/s同步电路

针对GHz采样的D/A转换器(DAC)设计及系统要求,提出了一种新型的高速同步电路.该同步电路引入高速动态比较器和触发器做低电压差分信号(LVDS)的数据接收电路,降低了功耗,实现简单;然后利用低抖动模拟延迟锁相环和数字相位检测电路选择准确的同步时钟信号,提高了同步电路工作频率范围.基于SMIC 0.18μm1.8 V CMOS工艺的仿真和测试结果显示,同步电路工作的时钟频率范围覆盖250~800 MHz,支持的数据率从500Mbit·s-1~1.6 Gbit·s-1,能用于GHz采样频率的DAC核和外部LVDS发送器接口数据的同步.