一种超低功耗5 GHz双模预置分频器

介绍了一种改进型的超高速、低功耗双模预置分频器(÷64/65、÷128/129)。该预置分频器采用0.35μm BiCMOS工艺制作,在3.5 V电源电压下最高工作频率达5 GHz,电源电流为4mA,电源电压3.3 V时最高工作频率达4.8 GHz。预置分频器工作在0.5~5 GHz频率范围内输入灵敏度小于-20 dBm,工作在-55~125℃温度范围,最高频率达4.5 GHz。     

一种用于半并行A/D转换器的比较器设计

简要介绍了半并行结构的A/D转换器原理。针对该结构的A/D转换器,提出了一种能自动校零、迟滞、全差分输入及多级前置放大的比较器。解决了输入失调电压、噪声环境下单转换、电荷注入、带宽、转换速度等问题。给出了应用该比较器的0.6μm CMOS半并行A/D转换器的性能。结果表明,设计的比较器能使丰并行ADC的DNL和INL小于±0.5 LSB,SNR大于48dB。     

高精度高速A／D转换器时钟稳定电路设计

对高速A/D转换器（ADC）的结构及其时钟稳定电路的设计概念，研究对象进行了介绍，并对用于高速A/D转换器的时钟稳定电路进行了调研，从而提出了一种新的设计方法。     

一种超高速并串转换电路的新实现方式

在超高速并串转换接口电路设计应用中,提出了一种新的双路恒流结构方式。通过对传统触发器寄存结构和双路恒流结构进行对比,结合电路产品(16位4 G并串转换集成电路),说明了采用新结构方式———双路恒流结构———进行超高速、低功耗并串转换电路设计,在提高电路工作速度、降低功耗方面所取得的成功和优点。     

一种用于高速14位A/D转换器的采样/保持电路

介绍了一种采用0.35 μm CMOS工艺的开关电容结构采样/保持电路.电路采用差分单位增益结构,通过时序控制,降低了沟道注入电荷的影响;采用折叠共源共栅增益增强结构放大器,获得了要求的增益和带宽.经过电路模拟仿真,采样/保持电路在80 MSPS、输入信号(Vpp)为2 V、电源电压3 V时,最大谐波失真为-90 dB.该电路应用于一款80 MSPS 14位流水线结构A/D转换器.测试结果显示:A/D转换器的DNL为0.8/-0.9 LSB,INL为3.1/-3.7 LSB,SNR为70.2 dB,SFDR为89.3 dB.     

非金属材料切割机试制成功

华新水泥厂试制成功“非金属材料切割机”,彻底改变了该厂过去加工耐火砖材时使用手工錾削的传统方法。使用非金属材料切割机切割一块截面尺寸为150×100毫米的磷酸盐砖,只需40秒钟,比手工錾削法提前30—40倍。能按要求切割一定角度的大小头形状和斜面形状的砖材,加工尺     

一种新型低抖动快速锁定时钟稳定电路

介绍了一种新型低抖动快速锁定时钟稳定电路.该电路通过检测输入时钟信号的上升沿,产生一个尖峰脉冲和一个精确延迟半个周期的尖峰脉冲,共同组成一个稳定的低抖动时钟.该电路采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,在100 MHz输入时钟频率下,输出时钟抖动为56 fs,电路的功耗仅有35 mW.     

一种8位250 MHz采样保持电路的设计

介绍了一种采用0.35μm BiCMOS工艺的双路双差分采样保持电路。该电路分辨率为8位,采样率达到250 MSPS。该电路新颖的特点为利用交替工作方式,降低了电路对速度的要求。经过电路模拟仿真,在250 MSPS,输入信号为Vp-p=1 V,电源电压3.3 V时,信噪比(SNR)为55.8 dB,积分线性误差(INL)和微分线性误差(DNL)均小于8位A/D转换器的±0.2 LSB,电源电流为28 mA。样品测试结果:SNR为47.6 dB,INL、DNL小于8位A/D转换器的±0.8 LSB。     

采用双R-2R电阻网络结构的12位电压型D/A转换器

介绍了采用双R-2R电阻网络结构实现12位电压输出型D/A转换器的设计及激光修调方案.重点分析了运放失调电压对双R-2R电阻网络结构D/A转换器线性误差的影响,并与其他常见的实现双极性电压输出的R-2R电阻网络结构进行比较,给出了理论估计和仿真结果.采用双R-2R电阻网络实现的12位D/A转换器芯片(不包括运放)在带CrSi电阻的8μm CMOS工艺上流片和修调测试.电阻网络芯片和运放芯片采用厚膜混合工艺组装,实现电压输出D/A转换器功能.测试结果显示,设计的电路达到了预期目标.     

用于高速ADC的低抖动时钟稳定电路

介绍了一种用于高速ADC的低抖动时钟稳定电路.这个电路由延迟锁相环(DLL)来实现.这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动.该电路采用0.35 μm CMOS工艺,在Cadence Spectre环境下进行仿真验证,对一个8 bit、250 Msps采样率的ADC,常温下得到的时钟抖动小于0.25 ps rms(典型的均方根).