高速网络拓扑分析与仿真应用

现在的高速数字系统中．系统主频越来越高满足信号的建立和保持时间成为制定PCB设计约束规则的关键设计人员更多的精力要放在逻辑的板级实现上。由于高速互连系统中存在着大量复杂的总线拓扑因此正确选择网络拓扑结构在高速数字系统的板级设计中很重要。本文针对高速信号传输问题．以传输线理论为基础．通过信号仿真对     

数字电路的串扰分析

在数字电路设计领域，串扰是广为存在的，如PCB板器件封装（Package)．连接器(Comector)和连接电缆(Cable)。而且随着信号速率的提高和产品外形尺寸越来越小．数字系统总的串扰也急剧增加，过大的串扰会影响到系统的性能甚至可能引起电路的误触发导致系统无法正常工作。