用于Bang-Bang模式开关电源的高速比较器的设计

比较器是Bang-Bang控制模式开关电源的核心模块。由于Bang-Bang控制模式开关电源的开关频率很高,因此对比较器的速度要求很高。通过对输入信号进行预放大,采用轨对轨的结构,实现了对比较器时延的优化。基于0.18μm工艺,利用Cadence软件,对比较器电路进行仿真验证及版图设计,上升和下降时延都小于2ns,性能较好。