排序方式: 共有7条查询结果,搜索用时 15 毫秒
1
1.
2.
3.
32位微处理器总线接口部件的设计 总被引:2,自引:0,他引:2
由于微处理器和存储器两者之间速度的差异性,存储系统已经成为提高微处理器性能的一个瓶颈。同时,系统总线的开销在整个访存延迟中占有相当大的比重。因而,设计一个高效的总线接口对于提高微处理器的性能是非常重要的。文中在32位微处理器ARS03总线接口部件的设计中,使用Load/Store缓冲模型和流水、乱序执行的地址、数据总线等方法来提高其效率,采用M/M/1/K排队论模型确定了缓存队列的长度。实际应用程序仿真结果表明,总线接口的设计是高效的,去掉使用的优化方法会使ARS03的执行时间平均增加21.6%。 相似文献
4.
5.
低速的存取部件一直是限制高性能微处理器性能的一个关键因素。文章提出了RISC微处理器存取部件()LSU设计中一种优化的设计模型,阐述了该模型提高存取指令执行速度的机理以及关键路径的优化设计机制,分析了该模型在改善微处理器性能中的作用,并且该模型已经成功的应用到微处理器龙腾II的设计中。Verilog仿真、综合和静态时序分析的结果表明该设计达到了良好的效果。 相似文献
6.
简要介绍了一个32位RISC微处理器芯片ARS03的体系结构,阐述了处理器内部各个模块的功能。着重讨论了其中的Load/Store部件的设计,以及对关键路径的优化措施。Verilog仿真、综合和静态时序分析的的结果表明设计达到了预定要求。目前ARS03微处理器已经进入后端流程,不久就将使用0.25微米的工艺进行流片。 相似文献
7.
PCI总线目标设备控制器的IP设计 总被引:2,自引:0,他引:2
在芯片设计中采用IP(IntellectualProperty)是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力和时间,提高设计效率。该文介绍的PCI目标设备总线控制器的IP设计就是航空微电子中心建库工作的组成部分。文中详细描述了控制器的控制通路和数据通路的设计,以及电路的仿真、综合、实现和验证等过程。设计的仿真和验证结果表明,该IP核在功能和时序上符合PCI技术规范2.2版本,达到了预定的目标。 相似文献
1