首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   5篇
  免费   0篇
无线电   5篇
  2022年   1篇
  2021年   1篇
  2014年   1篇
  2013年   1篇
  2012年   1篇
排序方式: 共有5条查询结果,搜索用时 15 毫秒
1
1.
SOI材料片缺陷研究   总被引:1,自引:0,他引:1  
SOI材料天然具有抗瞬时辐射的能力,文章介绍了SOI(绝缘体上硅)两类不同材料片SIMOX(注氧隔离法)SOI和Bonded Smart-Cut(智能剥离法)SOI的生产工艺流程。针对SOI材料片的特殊结构——顶层硅/埋氧绝缘层/衬底结构——对各个层次的缺陷进行详细的介绍,并对其在半导体工艺中产生的影响做了深入的阐述。结合目前实际工艺生产线的情况,将SOI材料片的检测分为两大类:可直接测试的表面及内部缺陷;间接的材料性能特征检测。同时提供了大量SOI材料片可行的测试原理,为工艺线SOI材料片缺陷检验提供了有效的方法。  相似文献   
2.
3.
采用等离子体增强化学气相沉积法(PECVD)在单晶硅衬底上制备了氮化硅薄膜,分别使用膜厚仪、椭圆偏振仪等手段对薄膜的厚度、折射率等参数进行了表征。研究了硅烷氨气流量比、极板间距等工艺参数对氮化硅薄膜性能的影响,发现当硅烷氨气流量比增加时,薄膜厚度和折射率均随之增加,并发现退火工艺可以有效降低氮化硅薄膜的氢氟酸腐蚀速率。  相似文献   
4.
通过对NPN型多晶硅发射极晶体管的工艺过程进行分析,对多晶淀积工艺过程提出严格的控制方案,使多晶界面氧化层厚度稳定在0.6~0.8 nm.同时,对基区与发射区退火工艺进行优化,使多晶发射极晶体管放大系数的片内均匀性从30%改善至20%,片间均匀性从12%改善至9%,显著提升了产品的成品率.  相似文献   
5.
以互补金属氧化物半导体(CMOS)器件等比例缩小为动力的硅集成电路技术已迈入纳米级尺寸,并将继续保持对摩尔定律的追求,进一步缩小器件尺寸,以满足芯片高度集成化的要求。目前基于CMOS工艺的应变硅技术受到越来越广泛的应用。氮化硅致应变技术是属于应变硅技术中的一种,该技术工艺流程相对简单,成本较低,仅通过在器件上淀积不同应力的氮化硅薄膜就可达到提高载流子迁移率的效果,因此应用越来越普遍。利用等离子体增强化学气象沉积(PECVD)的氮化硅膜,通过适当的工艺条件,可以做到压应力和张应力两种应力的变换,最终可实现在硅片上淀积出应力大于2 GPa的高应力氮化硅膜。  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号