排序方式： 共有2条查询结果，搜索用时 15 毫秒
1
1.
提出一种基于FPGA的专用处理器设计.它是用于高级加密标准的超小面积设计,支持密钥扩展(现在设计为128位密钥),加密和解密.这个设计采用了完全的8位数据路径宽度,创新的字节替换电路和乘累加器结构,在最小规模的Xilinx Spartan II FPGA芯片XC2S15上实现了一个高级加密标准AES的专用处理器,使用了不到60%的资源.当时钟为70MHz时,可以达到平均加密解密吞吐量2.1Mb/s.主要应用在把低资源占用,低功耗作优先考虑的场合. 相似文献
2.
本文设计了一个LED数码管扫描显示控制器IP核,采用WISHBONE Rev.B.3总线接口规范,全部使用VHDL语言编码,与实现技术和目标器件无关,可以使用在任何基于WHISHBONE总线的片上系统中,提高了IP核的可复用性.本IP核可以实现完备的8位LED数码管扫描显示功能,而使用非常简单.经过系统集成,调试和使用,本IP核完全满足设计要求,工作正常. 相似文献
1