高精度高速A／D转换器时钟稳定电路设计

对高速A/D转换器（ADC）的结构及其时钟稳定电路的设计概念，研究对象进行了介绍，并对用于高速A/D转换器的时钟稳定电路进行了调研，从而提出了一种新的设计方法。     

一种串行逐次逼近10位 D/A转换器

首先对几种形式的D/A转换器进行了比较,设计了一种电容型D/A转换器。这些电容在逐次逼近结构中构成二进制权阵列。这种结构的D/A转换器动态范围大、建立时间短,精度易于保证;且它的温度系数、电压系数、功耗及面积均优于电阻型D/A转换器。在Cadence SpectreS环境下进行仿真验证,该转换器信噪比为49 dB,积分非线性为±0.5 LSB。