AlGaN/GaN HEMT结构热时间常数谱提取方法的研究

利用电学法对AlGaN/GaN 高电子迁移率晶体管(HEMTs)有源区瞬态温升进行测量.利用非参数拟合算法—局部加权回归散点平滑法(LOWESS)对原始测量数据进行平滑去噪处理,进而得到热时间常数谱,分析AlGaN/GaN HEMTs热传导路径物理结构。与传统平滑去噪方法—多阶指数拟合相比,通过LOWESS算法得到的热时间常数谱更丰富,得到RC网络更多,进而热传导路径结构分析更精细。结果表明,LOWESS非参数拟合算法能够更好的去除测量数据噪声,保留原始离散数据细微的变化趋势。通过该方法所提取的热时间常数谱能描述AlGaN/GaN HEMTs有源区温度细微变化,帮助研究人员精确分析热传导路径层次构成。     

ZnO单晶薄膜光电响应特性

对采用MOCVD方法沉积的ZnO单晶薄膜的欧姆接触特性、光电特性进行了研究,并对比研究了射频溅射沉积SiO2抗反射膜对ZnO薄膜I-V、光电特性的影响.实验结果表明,非合金Al/ZnO金属体系与n型ZnO形成了良好的欧姆接触,溅射沉积SiO2在ZnO表面引入了载流子陷阱,影响I-V特性,延长了光响应下降时间.ZnO单晶薄膜光电导也具有时间退化现象.     

n-GaN/Ti/Al/Ni/Au欧姆接触温度特性及微结构研究

主要对n-GaN/Ti/Al/Ni/Au欧姆接触在高温下(500℃)的特性进行了研究,发现在所测温度范围内,接触电阻率随测量温度的升高呈现出增加的趋势,接触开始退化.同时分析研究了在不同高温、不同时间范围内(24 h)欧姆接触高温存储前后的变化,分析发现对于温度不高于500℃、在24 h内存储温度升高,接触电阻率增加.当样品被施加500℃,24 h的热应力后,其接触电阻率表现出不可恢复性增加.通过X射线衍射能谱分析了高温前后欧姆接触内部结构的变化机理,经过500℃的高温后,Ti层原子穿过Al层与Ni层原子发生固相反应.     

三种纵向结构的AlGaN/GaN HFET性能比较

对AlGaN/GaN HFET纵向的常规结构、倒置结构和双异质结进行了研究,结果表明:常规结构的材料生长简单、容易控制,倒置结构的直流性能低于常规结构,而双异质结虽然在材料生长方面较为复杂,但它可以获得较常规结构更为优良的直流特性.     

基于有限元分析的集成电路瞬态热模拟

结合EDA软件Cadence及目前常用的有限元分析软件ANSYS模拟了芯片的瞬态热效应.将从电路仿真软件中得到的电学参数作为ANSYS软件的载荷,加载到从ANSYS中建立的热模型上,对芯片的瞬态工作状态进行了热仿真,模拟芯片工作时的瞬态温度分布.针对一个简单集成电路进行芯片级的瞬态热分析,通过调整热载荷脉冲时间得到了此电路的热时间常数;模拟了同一频率不同占空比下电路的热响应情况;模拟了相同时间、相同占空比、不同频率下电路的热响应情况.     

大气与真空下功率VDMOS散热特性研究

针对功率VDMOS真空下壳温显著升高的问题,对安装叉指形散热器的功率VDMOS进行了三维建模和温度场模拟分析,研究了其在大气与真空环境下的散热模型。真空环境下功率为10 W、散热片面积为278.42 cm2时,VDMOS壳温较大气下升高了89.8℃。找出了VDMOS大气及真空下壳温与工作功率及散热器表面积之间存在的关系,并进行了相应实验,利用公式计算出的器件壳温与实验壳温的最大差值,大气下不超过2℃、真空下不超过3℃,皆未超过5%,该公式可以作为功率VDMOS应用及热设计的参考依据。分析了真空环境下,功率VDMOS壳温显著升高的原因,并提出了改善措施。     

AlGaN/GaN高电子迁移率晶体管的可靠性

利用正向肖特基结结电压与温度的线性关系,对AlGaN/GaN HEMT器件有源区瞬态温升进行了测量,其热阻为19.6℃/W。比较了不同测温方法和外界环境对器件沟道温升的影响。并研究了栅极施加反向直流阶梯应力对AlGaN/GaN HEMT器件性能的影响,结果表明器件在应力作用下电学参数退化,大信号寄生源/漏极电阻RS/RD和栅源正向I-V特性在击穿后能得到恢复。AlGaN势垒层陷阱俘获电子和电子填充栅极表面态是器件参数退化的原因,表面态恢复是器件参数恢复的主要原因。     

结构函数法评估漏源电压对AlGaAs/InGaAs PHEMTs热阻的影响

本文通过实验测量和仿真研究了不同漏源电压对AlGaAs/InGaAs PHEMTs热阻的影响。结果表明,等功率下,热阻随着漏源电压的减小呈下降趋势,并且小电压大电流下热阻值最小。应用结构函数法可以分别提取出芯片级和封装级的热阻值。模拟结果表明,沟道中电场最强的地方出现在靠近漏一侧的栅边缘,相对较小的漏源电压产生的电场也较低,这就是导致等功率下热阻随漏源电压下降的原因。     

Evaluation of the drain-source voltage effect on AIGaAs/InGaAs PHEMTs thermal resistance by the structure function method

The effect of drain-source voltage on A1GaAs/InGaAs PHEMTs thermal resistance is studied by experimental measuring and simulation. The result shows that A1GaAs/InGaAs PHEMTs thermal resistance presents a downward trend under the same power dissipation when the drain-source voltage （VDs） is decreased. Moreover, the relatively low VDS and large drain-source current （IDs） result in a lower thermal resistance. The chip-level and package-level thermal resistance have been extracted by the structure function method. The simulation result indicated that the high electric field occurs at the gate contact where the temperature rise occurs. A relatively low VDS leads to a relatively low electric field, which leads to the decline of the thermal resistance.