图像匹配最大互相关算法的专用ASIC硬件实现方法研究

探讨一种专用ASIC硬件实现方法,这种方法将DSP的灵活性与ASIC的高效性相结合,构造了单DSP＋多ASIC的嵌入式计算机,对图像匹配获得了满意的效果。并由此提出了更高性能的硬件实现结构。     

基于Delphi的串口通信程序设计方法

概述了串口通信在现代科技领域中的重要地位，介绍了Delphi作为一种面向对象的可视化的高级编程语言在串口通信编程中的优缺点。分析归纳了利用Delphi语言编写串口通信程序的四种方法并且简单阐述了SPCODMM在Delphi环境中作为通信控件的一些属性、方法、函数和事件。最后以实践中编写的一个惯导计算机人机交互测试程序为实例，给出了在Delphi环境中利用SPCOMM控件实现串口通信时所遇到一些常见问题的解决方法、编写串口通信程序的大体框架结构和部分代码。     

CRC校验码并行计算的FPGA实现

用软件实现CRC校验码计算很难满足高速数据通信的要求,基于硬件的实现方法中,有串行经典算法LFSR电路以及由软件算法推导出来的其它各种并行计算方法。以经典的LFSR电路为基础,研究了按字节并行计算CRC校验码的原理,并以常见的CRC-16和CRC-CCITT为例,用VHDL语言进行了可综合设计。结果表明这种实现方法在速度和占用资源方面优于常见的设计,适合在FPGA中实现CRC校验码的计算。     

CRC校验码并行计算的FPGA实现

用软件实现CRC校验码计算很难满足高速数据通信的要求，基于硬件的实现方法中，有串行经典算法LFSR电路以及由软件算法推导出来的其它各种并行计算方法。以经典的LFSR电路为基础，研究了按字节并行计算CRC校验码的原理，并以常见的CRC-16和CRC-CCITT为例，用VHDL语言进行了可综合设计。结果表明这种实现方法在速度和占用资源方面优于常见的设计，适合在FPGA中实现CRC校验码的计算。     

PCI总线数据模拟器设计

为了满足PCI总线在实际应用中实时性和可靠性的要求,在对PCI总线协议的研究基础上,提出并设计一种基于PCI协议,由FPGA负责控制的总线模拟器的方案。该方案在硬件上以PCI总线控制器和可编程逻辑器件（FPGA）为基础,结合EDA技术和硬件描述语言（VHDL）实现了一款适用于某军用计算机的总线数据模拟器。通过在ISE 10.1平台下对程序进行编译和综合,并在ISE simulator环境下进行了验证,证实了该方案的可行性。在某项目中的应用中,证明该方案能够满足实际通信的要求。     

基于FPGA的三线制同步串行通信控制器设计

为了简化应用系统中的三线制同步串行通信扩展接口,减小系统体积,降低系统功耗,通过研究三线制同步串行通信的原理,利用FPGA,结合硬件描述语言VHDL,设计了三线制同步串行通信控制器功能框架结构,介绍了各组成模块的功能及工作过程,并对该控制器IP核的接口信号进行了详细描述与定义,最后在Xilinx ISE和ModelSim SE平台下对该控制器IP核进行了综合和功能仿真。     

一种基于FPGA实现的高速缓存设计

为了解决嵌入式实时数据采集系统中,高速采集数据量大,而处理器的处理速度有限的矛盾,保证数据不丢失并提高处理器的数据吞吐率,文中提出一种基于HGA(现场可编程门阵列)实现的最优FIFO(先入先出存储器)结构设计,它可以成倍提高数据流通速率,增加嵌入式系统的实时性.     

TMS320C6201/6701 DSP处理器与FLASH存储器的接口设计

高性能DSP处理器与FLASH存储器的接口设计是开发基于TMS320C6000系列DSP的嵌入式实时系统的一项重要技术。以基于三个TMS320C6201/6701DSP芯片开发成功的嵌入式并行图像处理实时系统为例,介绍了高性能DSP处理器与FLASH存储器的接口设计技术以及引导程序的生成。     

基于CPLD的异步串行通讯控制器的研究与设计

为了解决没有异步串口的处理器与外围串行设备通信困难的缺点,通过研究异步串行通信协议的原理,设计了一个基本的异步串行通信的功能框架,并利用复杂可编程逻辑器件CPLD,结合硬件描述语言VHDL,实现了异步串行通讯控制器的设计。通过在ISE平台下,对控制器程序的时序仿真,并进行实际测量,结果表明该设计方案实现了微处理器与外围串行设备之间的异步串行通信的功能。