应用于VLSI的PSSWS-LDD MOSFET优化工艺研究

提出实现VLSI的PSSWS(Poly Silicon Side Wall Spacer)—LDD(Lightly DopedDrain)结构,研究了它的形成工艺,获得多晶侧壁形成的优化工艺条件,制作出亚微米有效沟道长度的LDD NMOSFET。在器件性能研究和计算机模拟的基础上,得到PSSWS—LDDMOSFET的优化工艺实现条件;此条件下实现的有效沟道长为0.8μm的PSSWS—LDDNMOSFET,源漏击穿电压达20V,常规器件的小于16V;衬底电流较常规器件的减小约二个数量级。利用此优化条件,研制出高性能的1μm沟道长度的CMOS CD4007电路,2μm沟道长的21级CMOS环振,LSI CMOS 2.5μm沟道长度的门阵列电路GA 300 5SD。结果表明:PSSWS—LDD MOSFET性能衰退小,速度快,可靠性高,适用于VLSI的制造。     

山区浅水河流的取水工程设计

在某山区浅水河流的取水工程设计中,根据河流特征和现场地形,在选址、挡水构筑物形式、水泵选型和进水方式等方面进行了方案比较,确定采用水力自动翻板闸坝和合建式岸边固定取水泵房,介绍了取水工程设计尺寸、工况校核和运行情况,并对出现的问题进行了讨论。     

反应离子刻蚀用于实现VLSI的多晶侧壁LDD MOSFET工艺优化研究

本文提出了采用多晶侧壁(PSSWS:Poly-Silicon Side-Wall Spacer)实现LDD MOSFET.研究了反应离子刻蚀(RIE)多晶硅的速率、各向异性性,对SiO_2、负胶的选择比,以及刻蚀的均匀性、过腐蚀度、负载效应等与刻蚀条件(包括气体、气体组分、流量、压力、射频功率、温度等)的关系.在此基础上,结合LDD MOSFET对侧壁宽度、可控性及重复性的要求,对反应离子刻蚀法实现PSSWS-LDD进行优化,获得了优化工艺条件.     

LDD-CMOS高速门阵列电路的研制

<正> 一、引言 在VLSI时代,传统的设计方法已无法满足众多品种电路的需要和设计时间短促的要求。因此,出现了一些新的设计方法:(1)可编程逻辑阵列(PLA)法,(2)全定制设计法,(3)半定制设计法。半专用设计法兼顾了IC工艺设计要求的特点,又照顾了不同用户对功能的要求,加上CAD技术在IC中的应用,使半专用IC研制周期短、费用低或很快占据市场,使当今社会成为半专用电路时代。     

多晶侧壁LDDCMOS工艺技术

LDD结构的形成技术基本上有三种类型:双注入、侧壁掩膜注入及隐埋注入.本文采用多晶硅作侧壁掩膜注入方法形成LDD结构,多晶硅采用SF_σ+Ar进行反应离子刻蚀而成.最后成功地试制了栅宽为2μm的CMOS环振和栅宽为2.5μm的CMOS300门阵列,得到了比较满意的结果.