排序方式： 共有6条查询结果，搜索用时 15 毫秒
1
1.
本文着重研究了０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＮＭＯＳ器件工艺技术．用ＲＩＥ刻蚀获得了０．６μｍ严格各向异性的精细结构２分析研究表明ＴＥＯＳＳｉＯ２膜厚ｔｆ、多晶硅栅的剖面倾角θ是影响侧壁宽度Ｗ的重要因素，经优化后可控制Ｗ为０．３０～０．３２μｍ；在Ａｌ与Ｓｉ之间引入一层ＴｉＮ／Ｔｉ复合层作为Ａｌ－Ｓｉ间的扩散势垒层，获得了良好的热稳定性．上述工艺技术已成功地应用于０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＥ／ＤＭＯＳ３１级环形振荡器的研制，其平均缴延迟为３１０Ｐｓ（０．２９ｍＷ／级），工作电压 相似文献
2.
3.
对全耗尽CMOS/SOI工艺进行了研究,成功地开发出成套全耗尽 CMOS/SOI抗辐照工艺.其关键工艺技术包括:氮化H2-O2合成薄栅氧、双栅和注Ge硅化物等技术.经过工艺投片,获得性能良好的抗辐照CMOS/SOI器件和电路(包括101级环振、2000门门海阵列等),其中,nMOS:Vt=0.7V,Vds=4.5～5.2V,μeff=465cm2/(V*s),pMOS:Vt=-0.8V,Vds=-5～-6.3V,μeff=264cm2/(V*s).当工作电压为5V时,0.8μm环振单级延迟为45ps. 相似文献
4.
全耗尽CMOS/SOI工艺 总被引：9，自引：6，他引：3
对全耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套全耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :氮化 H2 - O2 合成薄栅氧、双栅和注 Ge硅化物等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、2 0 0 0门门海阵列等 ) ,其中 ,n MOS:Vt=0 .7V,Vds=4 .5～ 5 .2 V,μeff=4 6 5 cm2 / (V· s) ,p MOS:Vt=- 0 .8V ,Vds=- 5～ - 6 .3V,μeff=2 6 4 cm2 / (V· s) .当工作电压为 5 V时 ,0 .8μm环振单级延迟为 4 5 ps 相似文献
5.
对部分耗尽 CMOS/ SOI工艺进行了研究 ,成功地开发出成套部分耗尽 CMOS/ SOI抗辐照工艺 .其关键工艺技术包括 :PBL (Poly- Buffered L OCOS)隔离、沟道工程和双层布线等技术 .经过工艺投片 ,获得性能良好的抗辐照 CMOS/ SOI器件和电路 (包括 10 1级环振、 5 0 0 0门门海阵列和 6 4K CMOS/ SOI静态存储器 ) .其中 ,NMOS:Vt=1.2 V ,BVds=7.5— 9V ,μeff=42 5 cm2 / (V· s) ,PMOS:Vt=- 0 . 9V,BVds=14— 16 V,μeff=2 40 cm2 /(V· s) ,当工作电压为 5 V时 ,0 .8μm环振单级延迟为 10 6 ps,SOI 6 4K CMOS静态存储器数据读取时间为 40 ns 相似文献
6.
1