H.264在多核平台上的并行性分析

针对视频协议H.264,研究了其在多核平台的上的并行性.基于宏块层的数据划分,采用CPU负责熵解码,每个DSP负责计算一个宏块数据的任务分配方式,实现宏块级并行解码H.264.利用邮箱通讯,在DSP间实现处理宏块数据的环形流水线,降低了由于宏块数据依赖性而引起的DSP间相互等待时间.多核平台相对于单核DSP取得了约3倍的加速比.分别对I帧和P帧进行了并行性分析,指出了其对并行性的不同影响及其影响大小.仿真结果证明了分析的正确性.     

基于SystemC的片上网络全系统模拟器

设计了一个基于SystemC的可配置片上网络(NoC)全系统模拟器.该模拟器实现了路由器、处理节点、存储节点及IO节点的周期精确的事务级建模,同时具备分析各路由器节点性能及影响因素的功能.实验结果表明该模拟器具有快速、灵活及准确性高的优点,在2.4GHz的Intel Core2处理器上对4×4的NoC进行周期精确的仿真约为130kcycles/s,测试程序在该模拟器运行的结果与系统实现后的实际结果相差小于4%.     

SystemC建模在多核处理器设计中的应用

"同芯Ⅳ"是中国科学院微电子研究所通信与多媒体SOC实验室设计的一款多核异构处理器.本文将电子系统级(E-lectronic System Level,ESL)设计方法成功应用于该处理器SOC设计,通过SystemC对系统关键单元MIPS处理器建模,利用Visual Studio和Modelsim等工具进行软硬件协同设计、验证.实践证明利用SystemC模型进行软硬件协同设计有效提高了开发并行度,缩短开发周期,为验证和性能优化提供了详尽的参考数据,简化了调试.     

基于CostarⅡ的异构多核DSP设计与实现

基于CostarⅡ DSP内核设计并实现了一种高性能的嵌入式异构多核DSP.该设计集成了四个DSP内核和一个RISC处理器内核;每个内核均拥有自己的私有存储器;所有内核共享具有多体并行存储结构的数据存储器;四个DSP内核使用可配置的共享程序存储器;各内核之间拥有邮箱、信号量及中断等多种同步与通信机制.为了验证该设计,在该系统上测试了JPEG解码算法,并通过了FPGA验证.测试结果表明,该设计具有编程模式简洁,易于提高任务执行的并行度的优点.     

片上异构多核DSP同步与通信的实现

设计了一个硬件信号量模块,可实现互斥和栅障等同步功能。与使用处理器原子操作指令相比,该方法具有指令数目少、执行效率高的优点。为提高存储器使用效率,基于便笺式存储器的结构特点,设计了具有绝对地址映射和虚拟地址映射两种寻址模式的共享程序存储器以支持指令存储空间复用。FPGA实验结果证明,该设计与传统的采用L2缓存方式相比,可以将多核处理器系统的程序性能提高14.7%。     

新型迈克尔逊干涉仪条纹计数器的设计

设计了一种能自动适应不同背景光强的新型迈克尔逊干涉仪蒂纹计数器．利用光敏二极管将条纹的变化转化为电信号并与数控分压电路的输出进行差动放大,经施密特触发器整形后,送入单片机计数并显示．实验证明,本计数器可以适应不同的背景光强和光源光强,具有精确度高、操作简便、适应性强等优点．     

基于CPLD的HDB3码编译码器设计

在基带传输系统中常需要进行NRZ码和HDB3码间的相互转换。基于CPLD设计了一种能实现该种转换的HDB3码编译码器。该编译码器能进行并行发送编码和接收译码，并带有误码检测和位同步提取的功能。