叠加训练序列设计及其高效传输技术研究

采用训练序列与信息数据叠加的传输方案由于消除训练序列占用的频带开销而受到广泛关注。然而,如何高效的分离叠加信号是实现高效信道估计和可靠检测的基础。通过叠加周期训练序列,研究了基于数据依赖的叠加训练(DDST)方案的高效信道估计和检测方案。并结合信道编码技术,研究了编码条件下DDST方案与传统时分复用(TDM)方案的性能。仿真结果表明,在消除训练带宽开销的情况下,获得DDST方案与TDM的误码率基本保持一致。     

基于IDDT标准差和偏斜度的故障诊断方法

以CMOS电路动态电流(IDDT)为研究对象,提出了一种针对 IDDT测试信号数据的预处理方法。该方法从统计角度出发,通过计算故障电路IDDT的标准差和偏斜度得到故障特征。文中采用CMOS与非门电路进行仿真,将该方法与小波变换预处理方法进行对比,并结合概率神经网络分类方法对故障进行诊断。仿真结果证明了基于IDDT标准差和偏斜度预处理方法的有效性,并且结合概率神经网络对晶体管桥接故障、阻性开路故障和晶体管参数故障的故障诊断平均正确率达到90.7%。     

基于预编码的双路径中继系统信号传输方案研究

针对转发放大(Amplify-and-Forward, AF)模式下的双路径中继网络,为了降低训练序列设计相互约束关系的复杂度,并提升系统误码性能,本文提出了一种基于预编码的信号传输方案。新方案采用一对相互正交的预编码矩阵,分别在两个中继处对信号进行预编码,在目的点右乘相应的解码矩阵将两路叠加信号分离。新方案能够将两路信号完全分离从而使原本需要考虑三处训练序列设计的问题转化为两处,简化了训练序列设计复杂度。由于预编码方案能够在目的点压缩噪声功率,并且避免两路中继信号的互相干扰,单路径误码性能和双路径分集合并误码性能都得到提升。仿真结果验证了新方案的有效性。      

一种基于插值的定时同步算法研究

基于MSK调制通信系统,采用四阶差分定时误差检测算法对基于插值的定时同步环路进行了研究和分析,并提出了一种以插值输出信号均方误差最小为准则的插值滤波器设计,提高滤波器输出精度,改善定时同步环路同步性能。通过MATLAB仿真验证,与Lagrange插值滤波器相比,基于最小均方插值的定时同步算法,跟踪阶段定时抖动小,对噪声具有抑制作用,在信噪比较低的情况下也具有较好的同步性能。