一种抑制单粒子瞬态响应的SiGe HBT工艺加固技术仿真

基于0.13 μm SiGe BiCMOS工艺,开展了无深槽NPN SiGe HBT工艺和器件仿真。模拟了带深P阱SiGe HBT的制备过程、常规电学特性和重离子单粒子效应。该器件与常规器件相比表现出更优的单粒子瞬态(SET)特性,在关态的SET响应峰值下降了80%,在最大特征频率工作点的SET响应峰值下降了27%,瞬态保持时间也大幅减小。使用深N阱和深P阱隔离同时抑制了集电区-衬底结的漂移载流子收集和衬底扩散载流子收集的过程,极大地提高了器件的SET性能。     

超薄柔性硅CMOS器件及无源元件性能退化仿真研究

基于150 mm 0.35μm CMOS工艺,利用Silvaco TCAD软件,针对50μm厚硅基上NMOS与PMOS器件、多晶硅-介电层-多晶硅(PIP)电容和N⁺型多晶硅电阻,在单轴状态不同弯曲半径下,仿真了压缩与拉伸对器件电学参数变化的影响程度。结果表明,单轴拉伸与压缩弯曲使NMOS的阈值电压最大漂移0.46 mV,使PMOS阈值电压最大漂移0.33 mV。漏极电流随变形量线性变化,NMOS压缩时系数为-0.132 95,NMOS拉伸时系数为0.006 01。PMOS拉伸时系数为-0.104 47,PMOS压缩时系数为-0.110 7。电阻阻值随变形量呈线性变化,当掺杂浓度分别为1×10¹⁹,2×10¹⁹,3×10¹⁹,4×10¹⁹,5×10¹⁹时,系数分别为247,498,766,1 016,1 301。电容最大变化值和初始值不超过0.5%,结论归纳为无失配影响。这些结果与实验吻合,验证了模型的正确性,为研制降低退化的柔性硅基集成电路打下基础。     

混合模式电应力损伤对SiGe HBT器件1/f噪声特性的影响研究

研究了混合模式应力损伤对SiGe HBT器件直流电性能的影响,对比了混合模式损伤前后器件1/f噪声特性的变化。结果表明,在SiGe HBT器件中,混合模式损伤在Si/SiO₂界面产生界面态缺陷P_b,导致小注入下基极电流增加;H原子对多晶硅晶界悬挂键的钝化作用引起中等注入区基极电流减小,导致电流增益增强。混合模式损伤缺陷位于硅禁带宽度内本征费米能级附近,虽然使基区SRH复合电流增加,却不会改变器件的低频噪声特性。     

新一代超高速SiGe BiCMOS工艺研究进展

综述了近年来国际上SiGe BiCMOS工艺的最新研究成果和工艺量产情况,具体展现和讨论了不同机构所研发的器件结构、工艺流程及其性能,并且展望了器件及工艺进一步优化的方向。虽然目前传统的双多晶自对准选择性外延基区结构实现了最佳的量产性能,但受限于内外基区连接电阻和选择性外延基区薄膜的不均匀性,其器件性能很难再有进一步提高。非选择性外延基区结构在实验室获得了极高的性能,但其自对准特性较低,这妨碍了其工业量产和更大规模集成。维持HBT器件与更小尺寸基线CMOS的工艺兼容性变得越来越困难。对高性能、工业量产和低成本进行综合,仍然是一项具有较大挑战性的任务。