一种兼容微处理器指令译码单元的优化设计

针对与X86微处理器兼容的32位微处理器，研究设计了一种指令译码器。X86指令集结构复杂，串行译码方式实现简单，效率不高。本文在没有更改处理器体系结构的基础之上，把译码过程分成两个步骤，用多个译码部件实现并行译码．并简要证明方案的可行性。最后用VHDL硬件描述语言实现了设计思想，能够单拍译出一条不带前缀的指令，提高了译码效率。